[参考译文] CDCEL913：LVCMOS 晶体输入和相位同步解决方案

您好 Kazuki、

如果您希望能够获得3.3V LVCMOS 输出、则必须使用 CDCE913器件。 CDCEL913只允许高达1.9V 的输出电源电压、如下所示。

CDCEL913具有最大50ps 的输出偏斜、如下所示。 尽管这是一个低值、但无法假定输出阶段已完全同步。 对于大多数应用、这是输出之间相位的可接受差异。

CDCEL913在输入和输出之间没有完全的相位同步。  

LMK1C1103器件更适合您的使用。 输出偏斜仍然最大为50ps、但附加抖动为20fs。 附加抖动是输入和输出之间相位变化的时域版本。

此致、

起亚拉赫巴

您好、起亚、

感谢您的解释。

我有点困惑。
在上一个主题中、您解释了 Y1和 Y2的相位不会按如下方式同步。
"首先、如果您要提供72MHz 的输入、请确保选择 LVCMOS 输入模式。 其次、Y1和 Y2将不会进行相位同步、因为使 Y2 = 12MHz 的输出分频会将相位从 Y1 = 72MHz 的相位更改为 Y1的相位。 "
但是、您说 Y1和 Y2已按照我的理解进行同步。
您能告诉我哪一项是正确的吗？

另外、很抱歉让您感到困惑。
我想知道该器件在 LVCMOS 输入模式下是否支持用于时钟输入的3.3V LVCMOS 输出 VCXO。
我不讨论输出逻辑电平。
你会回答吗？


此致、
Kazuki Kuramochi

您好 Kazuki、

根据您对输出偏斜(相位同步)的要求、50ps 的 CDCEL913输出偏斜足以声称实现了相位同步。 对于大多数应用、可接受50ps 的输出偏斜。 如果您向我提供您的要求、我可以为您提供明确的答案。 我的第一个帖子的措辞不清楚。 请按照我在该帖子中的回答进行操作。

我仍然不清楚你在第二个问题中提出了什么。 "LVCMOS 输出 VCXO"是什么意思？ 输出仅为 LVCMOS。

此致、

起亚拉赫巴

您好、起亚、

至于输出阶段、我了解到该器件的输出在50ps 内同步、但我们无法区分终端应用是否可以考虑同步时钟。

关于输入信号、我认为 VCXO 输入模式主要用于从 VCXO 接收差分时钟信号。
但是、VCXO 具有类似 这样的 LVCMOS 输出。
然后、我想知道我们是否可以对具有 LVCMOS 输出的 VCXO 等使用 LVCMOS 输入模式。

此致、
Kazuki Kuramochi

您好、起亚、

您是否会解释为什么我们必须使用 VCXO？
输入信号类型相同。 因此、如果我们不使用 Vctrl 引脚、我们可以将 LVCMOS 输出 VCXO 与 CDCEL913配合使用。
此外、VXSG-Y6S7就是一个示例。 我们不仅关注该器件、还关注所有 LVCMOS 输出类型 VCXO。

此致、
Kazuki Kuramochi

起亚山

很抱歉我迟到了。
我的理解是、当我们不使用 Vctrl 且输出类型为 LVCMOS 时、我们可以使用 VCXO 和 LVCMOS 模式。
即 、只要我们将 VCXO 视为 LVCMOS 输出类型晶体、我们就可以将 VCXO 用于 LVCMOS。

对吗？


此致、
Kazuki Kuramochi

起亚山

很抱歉让您感到困惑。

如果不使用 Vctrl、我想知道我们是否可以将 LVCMOS 模式与 VCXO 结合使用。
如果不使用 Vctrl、我认为可以将 VCXO 视为 LVCMOS 时钟源。

有可能吗？


此致、
Kazuki Kuramochi

您好、起亚、

我不想在 LVCMOS 和 VCXO 模式之间切换。
我只想在 LVCMOS 输入模式下使用 CDCEL913。
然后、如果不需要使用 CDCEL913的 Vctrl、我只想知道我们是否可以将 LVCMOS 输出类型 VCXO 用于 CDSEL913的时钟源(即、我们不需要对来自 CDCEL913的 VCXO 进行频率控制、而只需将 LVCMOS 输出类型 VCXO 视为时钟发生器)。

此致、
Kazuki Kuramochi