This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/908442/lmk04616-propagation-delay
您好！
我想确认数据表中找不到某些信息。
OSCin 到 Clkout (x)之间的传播延迟是多少？ 该器件使用具有零延迟模式的 PLL2 (仅限)。
谢谢你
此致、
Mark、您好！
使用 CH6反馈大约为7.4ns。
73、 Timothy
此外、
数字7.4ns 是零延迟的"奇怪"数字。 如果我理解正确、非零延迟时的传播延迟将更高。
当器件处于缓冲模式时、该数字与3ns 传播延迟有何关系(根据数据表)？
您能更详细地解释一下吗？
非常感谢。
您好、Timothy、
请您澄清进一步的询问吗？
Tks。
再次查看数据时、使用122.88MHz 时钟收集数据。 因此、如果从"就绪状态"考虑、传播延迟不能超过~8.14ns。 同样、也可以说传播延迟为7.9ns - 8.14ns =-0.24ns。 在 LMK04616中、基准+正向路径与反馈路径在本质上不平衡传播延迟、因此实现了确定性的"非0 "延迟值。 然而、执行数字延迟可实现从输入到输出到延迟调整分辨率的字面"0"延迟。 在这种情况下、从输入到反馈通道的延迟与非反馈通道的延迟不同。
缓冲器延迟的差异仅为正向延迟、而在 PLL 中、没有正向和反向路径会影响最终输入到输出延迟。
