请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK01020 我需要有关2个问题的帮助、请回答以下问题 LMK01020。
1)未使用的时钟输出端接：
在7个 LVPECL 输出时钟中、我使用5个、2个将在我的设计中未使用、因此在这种情况下、我应该终止未使用的时钟、还是只能将这些未使用的引脚悬空？
在2个输入时钟选项中、我正在使用其中一个、在这种情况下、 我应该终止未使用的时钟、还是可以将这些未使用的引脚保持悬空？
2) 2)建议在 VCC 引脚上使用去耦电容器：
典型的去耦电容器网络建议是什么。 哪个时钟输出还与哪些 VCC 引脚连接？ 这样、我就可以仅在使用的电源轨上提供滤波选项、从而优化电路板的 BOM。
