[参考译文] LMK04832：LMK04832

您好、Rajan、

LMK04832 (CLKinX、OSCin)上的所有输入都支持 LVPECL。

此致、

CLKIN 输入是否也可以由单端正弦波驱动？ 如果是、输入功率范围是多少？

您好！

我还有两个问题：

问题1：我将250MHz 输入 LMK04832 ，并使用它输出750MHz 和3GHz 的相干频率。

LMK04832的3GHz 输出 也将输入 LMX2615以输出相干6GHz 时钟。

您对以上所有内容都满意吗？

问题2：250MHz、750MHz 和3000MHz 都是方便的倍数。

假设 LMK04832的输入 为250MHz、 LMK04832是否可以 生成不方便的倍频器输出时钟、例如751.333MHz 或3104MHz？

如果是、LMX2615是否会将其输入频率加倍(约为3GHz)以保持一致性？

谢谢、此致、

Rajan

您好 Rajan、

1。250MHz 是 PLL2可接受的相位检测器频率、可通过3GHz (4分频)的 VCO 生成750MHz。 我认为这是令人满意的。

但是、当与整数 N 分频器配合使用时、LMX2615的最大相位检测器频率仅为250MHz、最大输入频率为1GHz。 因此、将3GHz 发送到 LMX2615毫无意义。 您最多可以发送1GHz 并将输入除以4。

LMK04832只有整数输出分频器(无小数分频器)、因此它无法生成751.333或3104MHz 等分数、并保持锁定在250MHz 输入。

同样、LMX2615的输入频率限制使得该问题难以正确回答。 由于 LMX2615是 PLL、如果您可以通过某种方式将 LMX2615的输入时钟改变一定量、LMX2615的输出频率将按比例变化、并将与 LMX2615输入时钟保持相位一致性、但不会与 LMK04832的250MHz 输入保持一致性。 但是、在您建议的方案中(LMK04832驱动 LMX2615)、这应该是不可能的、因为 LMK04832中的所有分频器都是整数分频器。

此致、

Derek、

能否  同时从 LMK04832生成750MHz 和3GHz？

我还可以让 LMK04832 输出低于1GHz 的频率、并将其发送到  

LMX2615、例如 、如果 LMK04832的输入为750MHz、LMX2615能否输出6GHz ？

感谢你的帮助。

此致。

Rajan

Rajan、

您可以同时从 LMK04832获取750MHz 和3GHz、并将 VCO 频率设置为3GHz。

LMX2615能够使用来自 LMK04832输出的750MHz 输入频率输出6GHz。

此致、

  来自 LMK04832的750MHz 和3GHz 输出以及  来自 LMX2615的6GHz 输出

相位一致？

 LMX2615是否也仅包含整数分频器？

谢谢、

Rajan

Rajan、

LMX2615包含一个整数 N 分频器和一个添加到整数分频器的可选分数 N 分量；您请求的输出频率不需要可选的分数 N 分量。 由于 LMK04832的输出为750MHz、并且 LMX2615相位检测器的输出频率将降至250MHz、因此 LMX2615 12GHz VCO 的6GHz 可进行整数除以48以匹配相位检测器速率、并进行整数除以2以实现6GHz 输出。

由于用例中的所有分频都是整数、因此6GHz 的相位将与 LMK04832中的3GHz 和750MHz 时钟保持一致。

此致、

您好！

但愿你一切顺利。

您还能确认我可以使用 LMK04832 生成两个750MHz 或两个3GHz 时钟、每个时钟之间具有连贯的270度相移、  

即

750MHz 和750MHz 延迟270度

或3GHz 和 3GHz、延迟270度

谢谢、此致、

Rajan

您好 Rajan、

您可以使用 LMK04832生成两个750MHz 时钟、每个时钟之间具有连贯的270°相移。

您不能使用 LMK04832生成两个3GHz 时钟、这两个时钟之间存在连贯的270°相移。

原因是器件时钟相移是通过延迟输出时钟数个时钟分配路径周期来控制的。 3GHz 是时钟分配路径频率和输出频率、因此无法将3GHz 输出延迟270°。 但是、在750MHz 270°时、相移相当于三个3GHz 时钟分配路径周期、因此可以通过750MHz 270°进行相移。

您可以使用 LMK04832生成两个3GHz 时钟、每个时钟之间具有相干的180°相移。 数字延迟值可以是时钟分配路径半周期。 它们不能是270°相移所需的四分之一周期。

此致、

谢谢 Derek、

我能否使用连接 到 LMK04832的250MHz LVDS XO 输入生成750MHz、750MHz + 270度、2.9GHz 和2.9GHz + 270度的频率。

最大值是多少  LMK04832可以输出的时钟频率？

谢谢你

您好、Rajan、

关于您的第一个问题：

• LMK04832 VCO 范围在数据表的第一页和电气特性表中列出为2440至2580MHz 和2945至3255MHz。 因此、您无法使用内部 VCO 在 LMK04832上生成2.9GHz。
• 您可以使用外部 VCO 生成2.9GHz (数据表电气特性中给出了最大外部 VCO 范围、高达3250MHz)。 在250MHz 下、相位检测器频率将为 GCD (2900、250)= 50MHz。
• 您仍然无法生成2.9GHz + 270°相移、原因相同、您无法在3GHz 下生成270°相移：时钟分配频率用于在器件时钟上建立数字相位延迟。
• 此外、750MHz 不是2.9GHz 的整数商。 因此、使用2.9GHz VCO 时、LMK04832无法生成750MHz。

 °°、如果 LMK04832具有250MHz LVDS XO 输入、则无法生成750MHz、750MHz + 270 μ A、2.9GHz 和2.9GHz + 270 μ A。

LMK04832支持的最大时钟输出频率等于时钟分配频率、因此在外部 VCO 模式下高达3250MHz、在内部 VCO 模式下高达3255MHz。

此致、

Derek、

感谢您的回复、我需要您的帮助、请：

通过 LMK04832的250MHz LVDS 输入、我需要生成大约以下三个相干频率、这是可能的：  

750MHz、

750MHz + 270度、

3GHz

3GHz + 270度

我还将从 LMK04832生成一个~750MHz 时钟副本 、用于 LMX2615的输入、以生成大约6GHz 的相干信号。

只要实际绝对频率与上述三个频率相似、就不重要。

谢谢、此致、

Rajan

您好 Rajan、

°LMK04832、您的请求将无法实现、因为 LMK04832无法满足3GHz/3GHz + 270 μ s 的要求(3GHz 或任何接近频率)。

另一方面、LMK04828与 LMK04832引脚兼容、可通过内部 VCO 频率生成3GHz、并在器件时钟路径中包含模拟延迟、该延迟可用于在3GHz 时钟之间生成所需的相位偏移。 LMK04828器件时钟模拟延迟步长约为25ns、启用模拟延迟路径会在器件时钟上插入固定的500ps 延迟。 3GHz 时、一个周期为333.33ps、270°为3/4 * 333.33ps = 250ps。 因此、通过在两个时钟上启用模拟延迟并将时钟的延迟值设置为250ps、可以实现270°的相位偏移。

LMK04828还可将3GHz VCO 频率分频为750MHz、并可使用数字延迟来保证其中一个时钟上的相位偏移为270°。 由于 LMK04828具有七个输出分频器、因此它应该能够支持应用中所需的全部五个输出时钟。

请注意、LMK04828中的相位检测器的额定频率仅为155MHz、因此相位检测器频率必须为125MHz。

LMK04828还可接受250MHz LVDS 输入。

此致、

Rajan、

回想一下、鉴于设计中的其他器件选择、LMK04828可能不是应用的选项。 使用单个 LMK04832时、无法生成3GHz + 270°全部片上信号、但如果您将一个器件级联到另一个器件、则会相对于第一个器件3GHz 输出将第二个器件输入基准的相位偏移270°、 并在第二个器件上使用零延迟模式将输入相位与输出相位相关联、应可以确保两个3GHz 信号之间存在270°偏移。 否则、我认为使用单个 LMK04832的唯一其他解决方案涉及某种分立式正交发生器。

此致、

Derek、

使用到 LMK04832的250 LVDS 输入、该器件能否输出以下内容：

1、750 MHz

750 MHz 加270度

2.5GHz

2.5 GHz + 270度  

谢谢、此致、

Rajan。

Derek、

我刚刚检查了我的电子邮件、之前曾与您的同事 Zheng Hao 交谈、他建议可以使用750 MHz 和3 GHz。

最好能听到以下内容是否可行  

1、750 MHz

750 MHz 加270度

2.5GHz

2.5 GHz + 270度  

谢谢、

Rajan

Derek、

如果我们通过电话交谈、可能会更快

您好、Rajan、

750MHz 和2500MHz 的最常见倍数是7500MHz、并且最高时钟分配频率不能大于3255MHz (如果外部为3250MHz)、因此单个 LMK04832无法同时生成这两个频率。

与以前一样、如果您可以使用多个器件、则应该可以生成所有这些输出。 °、您至少需要三个 PLL：两个用于生成2500MHz 和2500MHz + 270 μ s、第三个用于从3000MHz VCO 生成750MHz。 同样、通过使用零延迟、您可以确保所有三个 PLL 之间所需的输入到输出相位关系。

对于频率规划问题、它可能有助于下载 TICS Pro 软件、打开 LMK04832的器件配置文件、并使用内置的频率规划器页面检查是否可以进行频率规划。 虽然它无法检查相位对齐、但它至少可以通知您单个器件是否可以生成一组给定的频率。

如果您想离线跟踪、我可以满足这一要求。 我将通过电子邮件与您联系、安排通话。

此致、

Derek、

我犯了一个错误、可以确认需要以下频率

最好能听到以下内容是否可行  

1、750 MHz

750 MHz 加270度

1.5 GHz

1.5 GHz 加180度

1.5 GHz + 270度  

TIADC 将在交错模式下(即双边沿)使用1.5GHz 时钟来构建3GHz 时钟。

谢谢、

Rajan