[参考译文] LMX2491：VCO 输出时钟频率抖动过高

admin

Other Parts Discussed in Thread: LMX2491

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/912638/lmx2491-vco-output-clock-frequency-jitter-too-high

器件型号：LMX2491

你(们)好。

我的 VCO 频率范围为24G 至26G。 LMX2491由该 VCO 频率除以16进行反馈。因此、LMX2491的反馈频率约为1600MHz。我使用的是40MHz OSC (15ppm)。而 FPD 为40MHz。

当我尝试生成24.6G 的稳定频率时、我发现 VCO 频率为24.6G +/- 20Mhz。我监测了来自 LMX2491的 LD 信号。我觉得很好。始终保持高电平。这意味着 PLL 锁定良好。我的问题是如何生成该+-20Mhz？ OSC 15ppm 不应引入如此高的时钟抖动。

是否有任何想法、我应该进一步检查什么？

谢谢、致以诚挚的问候

Dong

5 年多前

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Han、

您能否提供寄存器配置？

您能否提供 VCO 输出的屏幕截图？我们想了解+/-20MHz 是什么意思。

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Fung：

感谢您的回答。请参阅下面的屏幕截图。。硬件在24.6G 输出100ms。然后是24.7G、持续100ms。每100ms 增加100MHz。我希望每100ms 出现一次稳定的频率。但是从频谱分析仪上可以看到标记1和2、它们大约为24.6G +- 30Mhz。标记3和4、它们大约为24.7G +- 20Mhz。

以下是寄存器设置：

R25=1、

R26 = 0；

R27=8；

R28 = 0x1F；

R29 = 0

R30 = 0x6

R31 = 0x2A；

R32 = 0x0

R33 = 0x20

R34 = 0x84

R16 = 0x26

R17 = 0x0

R18 = 0x2C

R19 = 0x0

R20 = 0x0

R21 = 0x70

R22 = 0xFF

R23 = 0xFF

R24 = 0xFF

R58 = 0

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Han、

寄存器设置看起来不错、但我认为需要 R2和 R0。您的编程序列是什么？ Vcc 上电后、我们应该按降序对所有必要的寄存器进行编程。也就是说，程序从 R34开始，然后从 R33、R32、....、R0开始。

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Fung：

谢谢。我调节了环路滤波器带宽、结果得到了更好的改善。我最可能的问题是由环路滤波器带宽不当造成的。还有一个问题、您能否稍微解释一下环路滤波器带宽与射频 chrip 斜率之间的关系？如何判断电流 chrip 斜率是否适合 PLL 环路滤波器带宽？例如、如果 PLL 环路滤波器为100kHz、我是否可以在1.5ms 内使用 chrip 斜率：60MHz？

谢谢、致以诚挚的问候

Dong

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dong：

每当我们更改 PLL 的频率时、环路需要一些时间稳定至新频率、这称为开关时间或锁定时间。

该锁定时间与环路带宽成反比。它还取决于相位裕度、伽马系数以及频率跳变量。

在 LMX2491中、斜坡将每1/FPD 周期跳频一次。假设 FPD = 40MHz、斜坡将每25ns 改变一次频率。将在1.5ms 内出现60000频率跳跃。每个频率跳变为1kHz。

尽管跳转大小仅为1kHz、但必须在25ns 内完成。锁定时间大致等于4环路带宽。我希望环路带宽必须至少为4MHz。

我建议通过使 RAMPx_DLY = 1来将跳频次数减少到30000、并降低相位检测器频率、以减轻环路带宽上的压力。

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢。 Fung。

如果环路带宽为4Mhz、基于该波形、锁定时间约为1us。距离25ns 仍然很远。那么、这4Mhz 是如何确定的？是什么？

此致

Dong

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dong：

是的、由于频率跳变非常小、因此不需要1µs μ s 就可以转至新频率。

0 admin 5 年多前

TI__Guru**** 2390755 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

非常感谢您的讲解。 Fung。明白了。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2491：VCO 输出时钟频率抖动过高