This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:目前 LMK04828没有 EEPROM。

Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/911837/lmk04828-currently-lmk04828-not-having-eeprom

器件型号:LMK04828

您好!

我们将 LMK04828用于我们的高速 JESD 时钟生成设计、即 FPGA 的参考时钟和参考频率。

FPGA 信号用于监控时、我们面临着问题、因为 FPGA 上电时、时钟不稳定。

相同的 FPGA 需要配置 LMK04828、因为时钟器件内部没有 EEPROM/FLASH、而且在电流外形中、我们无法在 FPGA 上电序列之前放置任何其他小型器件对 LMK 进行编程。

申请 TI 将 EEPROM 纳入未来版本的 LMK 系列的任何计划、或者我们需要与其他供应商的其他器件一起修改我们的设计以满足需求。

此致、

Rajesh Khanna

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rajesh、

    您是否在双环路模式下使用 LMK04828? 通常情况下、PLL1的 VCXO 是稳定的基准源、OSCout 端口可用于在启动时提供稳定的 OSCin 缓冲副本。 此外、由于在没有稳定 OSCin 的情况下、PLL2的内部 VCO 斜升至支持的最大频率、DCLKout/SDCLKout 引脚通常会以稳定的频率(数据表中提供的典型值)进行自振荡。

    理论上、您还可以通过在启动时强制 CPout2电压为低电平来确保稳定性-由于电荷泵电流增益最大限制为3.2mA、因此可以使用 MOSFET 或 BJT 将电荷泵安全地短接至 GND。 但是请注意、外部器件的电容可能会影响环路滤波器电容和 PLL2的环路带宽。

    目前、没有计划在 LMK04828或类似的双环路抖动清除器产品上包含 EEPROM。

    此致、