大家好、
我们通过 交流耦合 LVDS 端接将 LMK04208 CLK 连接到 RFSoC、并且我们在差分时钟信号中面临问题。
在具有100欧姆并联终端(独立于接收器 IC)的交流耦合 LVDS 中、P 和 N 波形处于同一相位。
如果没有100欧姆端接、差分信号(与接收器 IC 无关)处于不同的相位。
请提出您的想法。
此致、
Dharma
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.