[参考译文] LMK04828BEVM：LMK04828 TICSPRO 软件配置

VCO 频率范围有限、LMK04828可输出535MHz 的频率。

尝试使用 VCO 频率= 2675MHz 的 LMK04832。

您好、Aleena、

对拖延表示歉意。 我想我们误解了您的想法、并假定您希望使用 PLL、而不是在分配模式下运行。

可以获得指定的三个频率：

• 535MHz：可通过在 DCLKoutX_MUX 上使用旁路模式或在 DCLKoutX_MUX 上使用 Divider+DCC+HS 模式并将分频器设置为1来实现。 请注意、旁路模式不允许数字/模拟延迟或半步调优、而1分频方法允许半步和模拟延迟。 (当除以1时、数字延迟通常不有用、因为每个数字延迟周期会使1分频时钟360°前进、并且不会发生实际的相位变化)
• 66.875MHz：8分频
• 8.359375MHz：使用 SYSREF 分频器和64分频。 由于只有奇数输出连接到 SYSREF 路径、因此该输出只能使用奇数输出(1、3、...、11)。 确保 SYSREF_PD=0并且 SYSREF_MUX 被设定为0x3 (连续)。

您可以使用 TICS Pro 中的"设置模式"页面将 LMK04828设置为分布模式。 确保 FB_MUX_EN=0。 我留给您决定应该使用哪个时钟输出。 请考虑数据表第6节中的引脚图、并尝试针对串扰杂散进行优化、使频率不同的时钟位于单独的时钟组中。

此致、

您好、Aleena、

您是否还确保 SYSREF 路径已启用并路由到所需的输出？ SDCLKoutY_PD=0、SDCLKoutY_MUX=1 (SYSREF)。

LMK04828无法在器件时钟上生成8.359375MHz、因为 SYSREF 路径不会路由到偶数输出。  只有一个时钟分配路径驱动所有器件时钟、并且最大器件时钟分频值为31、因此不可能在器件时钟输出上生成8.359375MHz、同时在其他器件时钟输出上生成535MHz。 换言之、LMK04828只能通过 SYSREF 功能的奇数输出生成8.359375MHz。

PLL1和 PLL2都不涉及分配模式。 虽然从技术上讲只能在 LMK04828上使用 PLL1、但使用一个或两个 PLL 不会改变器件时钟分频器或输出路由的基本限制。

LMK04832与 LMK04828引脚兼容、集成 VCO 可在3210MHz (535*6)下运行、 最大器件时钟分频器值为1023、 器件时钟和 SYSREF 可以路由到任何输出(奇数或偶数)、因此您可以通过多种不同的方式轻松地在所需的任何输出上同时生成535MHz 和8.359375MHz。 如果您的应用不能接受 LMK04828的限制、请考虑改用 LMK04832。

此致、

您好、Aleena、

我不确定您如何获得所描述的结果、因为1920MHz 不在任何一个 VCO 的范围内。 我也不清楚是要使用 PLL 和 VCO、还是只使用分配模式。

如果您想使用集成 VCO：LMK04828的 VCO 范围为 2370至2630MHz (VCO0)和2920至3080MHz (VCO1)、由于分频器最大值为31、因此在 LMK04828上可生成80MHz 的唯一有效 VCO 频率为2400MHz 和2480MHz。 您很可能希望在2400MHz 下使用 VCO0、输出分频为30。 请注意、如果您计划使用内部 VCO、则需要向 OSCin 引脚提供一个2400MHz 的整数分频基准频率、因为 CLKin1未连接到 LMK04828上的 PLL2基准输入。 如果您需要在 CLKin1上输入80MHz 并且希望使用内部 VCO、则还需要启用 PLL1并使用外部 VCXO 作为 OSCin 基准和 PLL1反馈。 可能的 VCXO 频率包括80MHz、100MHz、50MHz 以及2400MHz 的整数除法。

如果您的80MHz 时钟已经足够好了、并且您只需要分配模式、请从`Set Modes`页面将器件设置为分配模式。 然后、您有两个选项：

1. 设置 DCLKoutX_MUX = 2 (旁路)。 这将直接将 CLKin1缓冲到输出格式电路、而不带模拟或数字延迟、也不带分频器。 但是，这仅适用于偶数输出(0、2、...、12)。
2. 设置 DCLKoutX_MUX = 1 (分频器+DCC+HS)、并将分频器设置为1。 这比旁路模式的噪声略高、但它允许所有输出使用来自1分频的信号(当 SDCLKoutY_MUX 设置为器件时钟时)、而不是像在旁路模式中那样仅使用偶数输出。

此致、