This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:LMX2594至 LMX987连接

Guru**** 2582755 points
Other Parts Discussed in Thread: LMX2594, ADC12DL3200

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/940421/lmx2594-lmx2594-to-hmx987-interconnction

器件型号:LMX2594
主题中讨论的其他器件: ADC12DL3200

尊敬的 Sirs:

在我的设计中、我使用了四个 ADC12DL3200s。 ADC 时钟由以下链生成:

来源:LMX2594;
-缓冲器1:4 HMC987;
-开关 NB7V72MMNG (每个 ADC12DL3200一个);
- DIT2 NB7L32M 输出连接到 ADC12DL3200时钟输入。

开关 NB7V72MMNG 可选择内部时钟源(LMX2594+HMC987)
或外部时钟。

在此配置中、当我生成4GHz 时钟、然后使用 NNB7V72MMNG 进行选择时
内部源 ADC12DL3200工作正常、但也会产生 交错杂散
(时钟或增益)。 通常、此杂散具有-45dBFS 和-60dBFS 之间的功率。

当我使用 NB7V72MMNG 选择由射频仪器生成的外部源时
(始终为4GHz)、那里的交错杂散信号

如果我重新校准 PLL、这种交错杂散会将值-45更改为-60dBFS (同样
如果我重新为电路板加电)、而当我重新校准 ADC 时、寄生功率是相同的。

这种伪波的可能来源之一是 PLL LMX2594和之间的互连
和 HMC987。 这两个组件具有交流耦合、LMX2594具有50 Ω 至3.3 Ω 的电阻
而 HMC987输入具有内部端接:PECL 端接和50 Ω。

您对交错伪波的来源有什么建议吗?

您能否帮助我了解 ADC12DL3200为何会产生交错杂散?
是否存在具有这些类型杂散的特定条件(例如、时钟不对称
或占空比不是50%)

您认为 LMX2594与 HMC987配合工作是否正常?

提前感谢。

此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Daniele、您好!

    您能否提供显示交错杂散的图? 我不知道要在这里做什么,而不知道问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    在以下图像中、您可以看到一个 ADC 通道的两个 FFT、这两个 FFT 具有和不具有交错杂散。

    此致、
    Daniele Sassaroli

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Daniele、您好!

    我不熟悉 ADC FFT 图、我无法分辨问题是什么。

    无论如何、我认为您有一个 LMX2594的100MHz 参考时钟、然后输出为4GHz。 在这种情况下、VCO 将为8GHz、并分频至4GHz。 因此、在8GHz、12GHz 等频率下存在谐波。 这些谐波是否会损害 ADC dBFS?

    此外、由于参考时钟为100MHz、4GHz 输出周围将出现100MHz 杂散、这些杂散是否重要? 不确定是否已启用 OSC_2X 倍频器、请禁用它并查看是否有任何改进。 此外、锁定后、将 R2[10]设置为0以禁用内部状态机时钟。 这应降低100MHz 杂散水平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    奇怪的是、您不熟悉 ADC 数据的 FFT、ADC12DL3200是交错式 ADC
    这些类型的 ADC 在 FFT 数据中产生两种类型的杂散。 也许您不是专家
    这种类型的 ADC。

    在我的设计中、我将使用具有20MHz 参考时钟的 PLL、我一定会遵循您的建议。

    但是、我必须了解具有一个输入(处于 DES 模式)的 ADC12DL3200为何会生成交错
    尽管有内部校准程序、但仍会产生很大的杂散。

    Daniele Sassaroli
     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Daniele、您好!

    我们的团队负责计时和时钟产品、有关 ADC 问题、请在数据转换器论坛上发帖、  

    请告诉我们、如果建议的 LMX 更改能够解决交错杂散问题、这将是我们的良好学习。

    如果您对 LMX 器件有疑问、请继续在此处发布。 谢谢你。