你好
我想确认 POR 规格。
您能否在数据表中解释一下"VDROOP 允许压降"规格?
此致、
特顿苏罗
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
当内核 VDD 电源引脚通过 Vthresh 区域(2.72V 至2.95V)斜升时、Vdroop 是允许的最大压降、以避免可能导致 POR 周期故障的欠压情况。 POR 块依赖于所有被供电的内核 VDD_x 电源引脚。 所有内核 VDD 电源引脚应单调斜升在一起。 如果电源斜坡为非单调且超过 Vdroop 规格、建议延迟 PDN 输入引脚的低电平到高电平转换、以确保发生数据表第12.4.6节所述的正确 POR。
此致、
Alan
________________________________________________________________
要设计您自己的时钟树解决方案,请访问 WEBENCH 时钟架构 !
更多信息时钟和计时 解决方案产品: http://www.ti.com/clock-and-timing/overview.html
您好、Alan、
我得到了用于电源切换的电源波形。 它似乎上升时间不符合 DVDD/dt 建议。 是不是什么原因导致了问题?
此致、
特顿苏罗