[参考译文] LMK03328：晶体输入接口

admin

Other Parts Discussed in Thread: LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/771725/lmk03328-crystal-input-interface

器件型号：LMK03328

你(们)好

我对 LMK03328有一些疑问。

1)晶体输入和干净的外部基准输入之间的电气特性是否有差异？
我认为、如果您对电气特性进行裕量调节、两者都是相同的。对吗？

2) 10.4.3晶振输入接口(SEC_REF)"在软引脚模式下使用 GPIO5上的模拟电压或在软引脚或硬引脚模式下通过 I2C、LMK03328上的可编程电容器可在14pF 至24pF 的步长为14FF。"
我对上述内容有疑问。
在软引脚模式下、通过 GPIO5进行设置。如何设置为硬引脚模式？

此致、
石田山

6 年多前

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

外部时钟输入模式(PRI/SEC_REF 上的差分或单端)和晶振输入模式(仅 SEC_REF)是不同的、如电气特性表所示。晶体输入使用具有内置晶体振荡器级的外部晶体谐振器、该振荡器级具有极低的相位噪声/抖动(在12kHz 至5MHz 范围内集成的 RMS 抖动低于100fs)。与外部晶体振荡器相比、该晶体输入可提供出色的性能、并可提供更好的电源噪声抑制。

2、由于所有 GPIO[5：0]管脚都用于从 ROM 中选择启动配置、因此在硬管脚模式下无法通过 GPIO 管脚修改片载晶体负载电容。在硬引脚模式下启动后、只能通过 I2C 寄存器控制晶体负载。

此致、
Alan

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alan -San

感谢你的答复。
我还有一个问题。

1) 1)输入晶振输入和干净的外部基准输入时、输出是否会有差异？

2)如果通过 I2C 寄存器控制晶体加载，使用哪一个寄存器？

此致、
石田山

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

如果外部基准输入时钟 RMS 抖动<= 100fs rms (12kHz 至20MHz)、则输出时钟相位抖动应与使用晶振输入一样好。
2.当 R86[3：2](MARGIN_OPTION)= 0x2时、可以使用 R104和 R105 (XOOFFSET_SW)来设置晶体负载电容。以下应用手册的图6显示了晶振频率牵引与电容代码(XOOFFSET 值)特性的示例。请注意、该曲线特定于晶体修整灵敏度参数和电路板设计/寄生效应。
www.ti.com/.../snaa281a.pdf

此致、
Alan

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alan -San

感谢您的支持。

此致、
石田山

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alan -San

感谢您的联系。感谢您的支持。
我还有一个问题。

1)
"10.1概述
"在整数 PLL 模式下、LMK03328生成八个最大随机抖动小于0.2ps rms 的输出
"在分数 PLL 模式下、使用晶振输入或纯净外部时、最大随机抖动小于0.35ps rms
"基准输入。

关于上述说明、是否可以理解、当使用干净的外部基准输入时、可以实现与晶振输入相同的性能？
了解使用晶振输入具有以下优势。

"10.3特性说明
"当 PLL 以晶振作为其基准运行时、输出频率可根据进行裕量调节
"改变晶振每个桥臂上的片上电容器负载。

2)
"P.41当器件在软引脚上运行时、GPIO4引脚应连接到 VDD、GPIO5引脚应悬空"
关于表4、我认为没有提到容量设置。是否在某个位置列出？或者我可能不明白？

3)
"10.3.1器件模块级说明(第30页)"和"图62。 AC-LVDS、AC-CML 和 AC-LVPECL 输出级的结构(第48页)"
我的理解是否正确、是否在没有寄存器设置的情况下进行了调整？
即使在使用输入(主(6引脚、7引脚)和辅助(10引脚、11引脚)端子时、也会使用相同的电源质量吗？

此致、
石田山

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

1、是的、如果基准输入时钟抖动明显低于 PLL 输出时钟抖动规格、则可能会出现这种情况。
2.根据数据表中的电气规格表8.7、标称负载电容为9pF。
3、是的、客户不需要将内部电源稳压器的任何寄存器配置到不同的器件模块、因为它是在内部处理的。唯一的例外是 OUT[0：7]端口上的1.8V LVCMOS 输出预计其 VDDOx 电源为1.8V。初级和次级输入块具有内部电源调节功能、并通过 VDD_IN 电源引脚供电。

此致、
Alan

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alan -San

感谢您的联系。感谢您的支持。
我还有一个关于您答案的问题(3)。

"唯一的例外是 OUT[0：7]端口上的1.8V LVCMOS 输出预计其 VDDOx 电源为1.8V。"

以上是当 OUT [0：7]为 LVCMOS 输出时的电位为1.8V 的规格
因此、是否可以假设 LDO 所用的电压是3.3V 的 VDDOx 电源、例如？

此外、使用初级和次级端口之间是否有任何差异、因为它是在输入后使用 LDO 生成电源从 OUT [0：7]输出的？

此致、
石田山

0 admin 6 年多前

TI__Guru**** 2589300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

LDO 用于2.5V 或3.3V 的 VDDOx、并在1.8V 的 VDDOx 下有效旁路

在电源噪声调节方面、使用主端口和次级端口之间没有差异。

Alan

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK03328：晶体输入接口