[参考译文] TPL5110：DONE 信号胶合逻辑电路

尊敬的 Victor：

左侧的 DONE 逻辑正常、但我不确定右侧的 DONE 逻辑是否可接受。 TPL5110预计在 DRV 下降沿之后进行低电平-高电平转换、最小 tDdone 规格为100ns (请参阅表6.6)。

此致、
通道

我建议、为了使我的电路产生关断、微控制器会通过激励左侧的输入来感应在右侧生成信号的操作。 因此、TPL5110将在该序列的后端实现低-高转换。

根据第6.5节中的电气特性表、T_DONE 被要求具有一个100ns 的最小脉冲宽度(仅仅意味着高电平状态必须持续至少100ns 才能被寄存为上升沿)。 实际上、我根本不清楚 TD_DONE 是为了限制什么。 它被描述为"完成到 DRV 延迟"、范围为从 DRV 下降沿到｛min：100ns、max：T_DRV｝。 对我来说、这意味着从 DONE 上出现上升沿开始、DRV 将在 DRV 变为低电平后不超过100ns 且不超过 t_DRV ns 重新置位高电平、这取决于 DONE 上的从低电平到高电平转换。

虽然时序图将 DONE 信号的空闲状态描述为低电平、但我问这实际上是否为_required _、因为我认为让它在高电平状态下空闲会更可靠、以防止启动期间出现误报的 DONE 信号、 代价是必须在完成后发出从高到低的转换、然后从低到高的转换以请求关断。 我很高兴保证 DONE 信号在上升沿之前必须保持低电平的最短时间、但我在数据表中没有看到相关说明(也许这就是 TD_DONE 的限制含义、它至少为100ns？)。

我感谢你对不能肯定的诚实态度。 请您能帮我找到 TI 工程组织中可以肯定回答的人吗？

非常抱歉、我说的是 TPL5110、但我说的是 TPL5111、它是我实际使用的。 很抱歉、这会引起混淆。 是否有人可以重新分类问题标题？

肖恩、

让我在这里退一步。  我在这个线程开始时提议的电路实际上是一个_更改_我正在考虑以下电路、我目前已经实现了该电路、并且有一个微妙的问题。

上图中的 VCC 是电池电压、表面上可以是2.5到4.5V 之间的任何电压、但对于测试、我使用的是3V 电源输出。 DONE_MCU 来自微控制器、其电源来自配置为3.3V 的 TPS63050输出。 TPL5111的 DRV 信号通过简单的无源 R-C 滤波器(100欧姆/100nF)连接到 TPS63050的 EN 输入。  在本质上、我尝试使用建议的更改来解决的问题是 TPL5111 DRV ->高电平事件中发生的伪信号(原因未知)非常不频繁(发生率<1%)、 导致系统中出现类似稳压器(TPS63050)输出的元稳态周期性情况。  

当我在稳压器输出上看到该情况时、我将 DONE 输入探测到 TPL5111、并看到以下情况(蓝色波形)：

这个小(360mV)的 runt 脉冲与 meta 稳定稳压器输出波形(黄色)非常相关、但我不能绕过它的起源或行为。

如果它真正触发 TPL5111中的 DONE 事件(并禁用 TPS63050)、则转移性为~72ms 周期毫无意义、因为我将 TPL5111配置为10分钟唤醒间隔。

我看不到微控制器会在启动时导致 DONE 信号上升的方法、因为我的固件对于该测试很重要、它实际上需要等待10秒、然后将 DON_MCU 引脚配置为输出、并开始以500Hz 的频率进行切换以请求关断。 那么、它还可以来自哪里呢？ 如果这种伪波信号导致了问题、我猜我并不完全相信这种情况、我认为将其悬空可能是消除问题的一种方法、但我还考虑在 TPL5111 DONE 和 M_DRV 输入上放置无源 R-C 滤波器。 很明显、这里的"真正"问题与 TPL5111和 TPS63050无关、但如果是这样、我看不到。

如果您的同事也不会对此进行任何总结、我们可能会将其脱机进行设计审查？ 等待进一步的建议。

这非常有趣、我将以下信号连接到示波器并捕获了上电事件：

VDD - TPS63050的输出电压

DONE - TPL5111输入端的 DONE 信号

ENABLE - TPL5111在 TPS63050输入端的 DRV 输出

PG - TPS63500的电源正常信号输出

在所有通道上、这是每分段200us、每分段1V。

我将在下一个版本中进行的一项更改是将电源正常输出连接到微控制器的(低电平有效)复位引脚、以进行良好的测量。 除此之外、我还想了解的是、TPL5111的 DRV 输出为何会从上升到 TPS63050电源正常信号上升、然后再充电回至最终的稳态值。 这很奇怪。 TPS63050是否在引导时向下拖动驱动信号、我是否需要缓冲 TPL5111的 DRV 输出？ 从功耗的角度来看、这是一个非常低的要求。 我是否需要为信号添加电容？

有更多时间讨论离线问题。