请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPL5110 大家好、
我正在尝试使用 GPIO 引脚来防止 TPL5110复位、这与您数据表原理图中显示的开关类似(也与基于数据表的用户想法类似： https://e2e.ti.com/support/clock-and-timing/f/48/p/670322/2468634#2468634?jktype=e2e 我正在使用 PMOS 晶体管、正如你们所建议的。 不过、我遇到了一个问题。 由于延迟引脚仅在计时周期开始时采样、因此不会及时采样晶体管上的 GPIO 引脚切换以将延迟连接到 VDD。 诀窍是、我想、我尝试使用 TPL5110供电的器件来控制 TPL5110、从而告诉它不要复位(或返回到正常计时周期)。 您能想到一种解决方法还是其他任何方法来实现这一目标吗？
最棒的
Casey
