[参考译文] LMX2492：PLLatinum Sim 和 VSS 锁定时间差异

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/768777/lmx2492-pllatinum-sim-and-vss-lock-time-discrepancy

尊敬的所有人：

我最近已经为 PLL 系统评估了几种不同的仿真环境。 由于我们使用的是德州仪器 PLL、因此首选的是 PLLatinum Sim、因为它已经加载了 PLL 模型。 我已经设置了如下所示的示例仿真、以评估此特定设置的锁定时间。

如您所见、瞬态响应峰值为2 μ s、稳定在1 KHz、大约为20 μ s。 稍后、我尝试在 VSS 和 ADS 软件中复制此设置、以便我们能够进行一些更改、并在更复杂的系统中实现 PLL。 仿真如下所示、两种环境中的结果相同、但响应与 PLLatinum Sim 中显示的响应不同一个数量级！

VSS 中的仿真：

ADS 中的仿真：

得到 ADS 和 VSS：

我们有什么问题？ PLLatinum 考虑的某些效应是否会被 VSS 或 ADS 视为不考虑？

此致、

Alejandro。