请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04208 你(们)好
对于使用 Xillinx RFSOC 的电路板，我们使用 Xillinx 参考设计，将 LMK04208用作射频 PLL 时钟。
我们使用 Crystek CVHD-950-125.000 VCXO、因为125MHz 时钟源(OSCIN)的输出为125MHz 和1GHz。
这是我们的寄存器配置：
R0 (INIT) 0x00160040
R0 0x00140300
R1 0x00140301
R2 0x00140062
R3 0x80140603
R4 0x00140304
R5 0x80140185
R6 0x01100006
R7 0x01300007
R8 0x04010008
R9 0x55555549
R10 0x9102410A
R11 0x0401100B
R12 0x1B0C006C
R13 0x2302826D
R14 0x0200000E
R15 0x8000800F
R16 0xC1550410
R24 0x00000058
R25 0x02C9C419
R26 0xAFA8001A
R27 0x10001E1B
R28 0x00201E1C
R29 0x0180019D
R30 0x0200019E
R31 0x003F001F
它基于 xillinx 配置
您能否帮助我们了解此配置可通过我们使用的输入/输出电平生成更低的抖动？
谢谢
Oded
