• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 367 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04805：慢频摆动+-1..10Hz

admin
Guru**** 2579155 points
Other Parts Discussed in Thread: LMK04805

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/804585/lmk04805-slow-frequency-swinging--1-10hz

器件型号：LMK04805

我们将 LMK04805与 CVHD950 122.88MHz VCXO 和30.72MHz TCXO 配合使用、然后我们将时钟输出的输出分频器设置为0至1、因此输出端具有2293.76MHz。 相位噪声在10Hz 以上看起来正常。 但在频谱分析仪上、我们可以看到一些频率小于+1．．10Hz 和0.1．1．1．1周期的极慢跳跃或摆动。 我们还从具有相同30.72MHz 频率的 Anritsu MG3692B 获取参考、而不是 TCXO、看不到有什么不同。 如果我们将 Anritsu 设置为2293.76MHz 并将其连接到规范、则正如预期的那样、它没有任何摆动。 我已附上我们设置的 TICS 文件。 有什么想法吗？

e2e.ti.com/.../lmk04805_5F00_driverinit_5F00_190523.zip

  • 0
    TI__Guru**** 2579155 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    1、在频谱中、是频率跳变还是振幅跳变？ 您能否使用手机捕获视频以在 E2E 中共享？
    2、LMK04805 PLL1和 PLL2已锁定、对吧？ 环路滤波器带宽和相位裕度如何？ 它可以通过"时钟设计工具 " www.ti.com/.../CLOCKDESIGNTOOL 进行仿真
  • 0
    TI__Guru**** 2579155 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我已°°1Hz 3 μ A 和24Hz 45 μ A PLL1环路滤波器、bis Changing PFD frequency。 请参阅随附的 zip 文件中的视频、图片、原理图、器件和 PLLattinium 文件。 我们通过使用 anritsu 作为参考并选择24Hz 45°loopfilter 来摆脱摆动。 但也有一些假信号。

    但如何使用 TCXO 来改进它呢？ 如果我切换到24Hz、低频相位噪声会很差。 我不希望 T604-030.72M TCXO 出现该不良值？ 您能否在 zip 文件中查看我们的原理图？

  • 0
    TI__Guru**** 2579155 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    频移是由不稳定的环路引起的。 确保相位裕度>= 45°(例如45°、55°或75°等)
    对于环路带宽、LMK04805可支持 LBW >= 10Hz。
    数据表显示"PLL1通常使用窄环
    带宽(10Hz 至200Hz)、用于在时保持基准时钟输入信号的频率精度
    抑制基准时钟可能累积的较高偏移频率相位噪声的相同时间
    路径或其他电路。"

    权衡低频偏移相位噪声、我们必须尝试以10~24 Hz 为单位的 PLL1 LBW。
    或者考虑如何改善 TCXO 的相位噪声。