• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 246 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00105：1PPS 信号接口

admin
Guru**** 2596205 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/800712/lmk00105-1pps-signal-interfacing

器件型号：LMK00105

大家好、

我们要求将1PPS 信号扇出到两个(一个 FPGA 和一个时钟同步器)目标、两个目标均为1.8V 逻辑。 因此、我们可以将 Vddo 设置为1.8V。 但这里的挑战在于、我们无法保证1PPS 输入的电压电平、它可能是1.8V 或3.3V。 在这种情况下，我们如何设置 Vdd (操作内核和输入缓冲器的电源)？ 此外、请帮助修复相同的偏置。

此致、

Shibili

  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shibili、

    您可以将 Vdd 设置为3.3V：

    您讨论的是哪种偏置？

    此致、

    Hao

  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    顺便说一下、输出电平不依赖于输入、它仅由 Vddo 决定：

    因此、只要单独满足输入和输出要求、就不会出现问题。

    此致、

    Hao

  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Hao、

    感谢您的回答。
    VIH 仅提及最大值。 假设 PPS 为1.8V，它是否检测到高电平？ 我无法理解、因为没有 VIH 最小值。
  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shibili、

    如果还满足输入时钟的所有其他规格、例如输入共模和电压摆幅、则不会出现问题：

    如果不满足共模电压要求、您可以进行交流耦合并使用在外部提供共模电压。

    此致、
    Hao

  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Hao、

    我们的输入是单端1Hz PPS 信号。 提供共模电压是差分信号，不是吗？
    另一个查询是、如果 PPS 信号为3.3V、那么它很可能会违反2Vpp 摆幅。
  • 0
    TI__Guru**** 2596205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shibili、

    请参阅数据表的第8.1.1节"时钟输入"。 提到共模电压有助于在使用直流耦合单端配置时设置输入偏置电压。