请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2594 主题中讨论的其他器件： CODELOADER
大家好
我有三个问题：
对于环路滤波器的布局、我发现 lmx2594演示如下：C1、C2、C3、R2、R3、R4位于 CPout、C4放置在靠近 VTune 术语的位置。 但出于某种原因、我的布局不允许我遵循此规则。我已将所有环路滤波 器组件放在 VTune 术语中。此布局是否会影响相位噪声？或者我是否必须参考演示布局？
我的 PLL 工作频率为10~12.5GHz，我在 PLLATINUM SIM 软件的帮助下设计和优化了滤波器、并实现了以下滤波器参数：C1=0.39nF C2=68nF R2=3 0.068KΩ C3=2.7nF R3=0 Ω、如果我想获得最佳相位噪声和最佳杂散、该环路是否足够好 锁定时间、但环路需要在高温和低温下保持稳定？因为当我继续优化并发现结果变化不大。我的振荡器= 368.64M、FPD = 122.88M、振荡器噪声为：1k：-119dBc/Hz 10k：-133dBc/Hz 1M：-148dBc/Hz.I 已将振荡器噪声考虑在内。
当 我使用 EVB 进行测试时、lmx2594的 H2、H3与数据表(-50dBc)不匹配。H2仅为-20+dBc、H3也不那么好。
谢谢。
