[参考译文] LMK04832：使用 CML 为具有20 Ω 电阻器和68nH 电感器的两个输出生成100MHz 至500MHz 的低频和3.2GHz 的高频

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/863654/lmk04832-generating-low-frequencies-from-100mhz-to-500mhz-and-high-frequencies-3-2ghz-using-cml-for-both-outputs-with-20-ohm-resistor-and-68nh-inductor

您好，

我计划使用 LMK04832来驱动 DAC38RF80采样时钟。

我们将针对不同的频率测试 DAC38RF80。

当我们在 PLL 旁路模式下使用 DAC38RF80时、其中一个频率将为3.2GHz。

另一个将是100MHz 至高达500MHz 的低频、当我们在 PLL 模式下使用 DAC38RF80时。

我已在 LMK04832的数据表中读出、当 LMK 用于带有 CML 输出的分频器旁路时、可实现最佳输出性能。

但在本例中、我们将使用来自同一输出的低频和高频。

是否可以将 CML 与20欧姆电阻器和68nH 电感器配合使用以实现低频和高频、或者我们应该使用 LVPECL 并使用分频器模式、因为分频器旁路仅受 CML 支持？

我们将非常感谢尽早作出反应。

谢谢、

Lalit