[参考译文] LMK04832：符合 JESD204B 标准的低频时钟分配、具有超低相位噪声

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/862786/lmk04832-jesd204b-compliant-clock-distribution-of-low-frequency-with-ultra-low-phase-noise

你好

我们具有频率为122.88-125MHz 的时钟源、在20Hz 至1kHz 偏移(约20Hz@<-100dBc/Hz、100Hz@<-135dBc/Hz、1kHz<-157dBc/Hz)上具有超低相位噪声。

我们正在寻找此源的时钟分配解决方案、其中指定偏移上的输出相位噪声会降低到尽可能低的水平-理想情况下最高3dB

该解决方案应符合 JESD204B 标准。 最小输出数量为14 (ADC 为4个 clk/sysref 对、FPGA 为3个 clk/sysref 对(抖动无关))。

我们将在分布式模式下使用 LMK04832EVM 测量该时钟源、但我认为我们无法实现所需的性能(根据数据表)。

您能否推荐适合此工作的器件或器件组合？

谢谢、此致

Dan