请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:LMK04832 您好!
我正在设计一个 PCB、将 LMK04832用作时钟合成器和分配器。
我已将 PLLatinum sim 工具与选定的 VCXO 相位噪声数据结合使用、以优化环路滤波器设计并最大限度地减少抖动。
问题是-这会导致 PVT 变化(不同电路板和器件、电源电压和温度)的稳健性如何?
VCXO 数据表指定了典型和最大抖动、而 LMK 数据表仅提及温度漂移范围内的 PLL 锁定性能。
谢谢、
Matan