大家好、团队、
在分数模式下、TICS Pro 为我提供了不同的实现特定频率的可能性。
我可以使 N 分频器递增以使 VCO 频率递增 FPD、或者我可以使小数的标称值递增分母的值、以获得相同的 VCO 频率。
因此、为了更轻松地进行软件编程、我可以将 N 分频器固定在我想要达到的最低频率、并通过递增标称值来达到上述所有频率。 分母将保持固定以确定频率分辨率。
这种方法是否有任何缺点、例如在杂散性能方面?
那么、小数应该保持在某个值范围内吗?
谢谢、此致、
Hans
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、团队、
在分数模式下、TICS Pro 为我提供了不同的实现特定频率的可能性。
我可以使 N 分频器递增以使 VCO 频率递增 FPD、或者我可以使小数的标称值递增分母的值、以获得相同的 VCO 频率。
因此、为了更轻松地进行软件编程、我可以将 N 分频器固定在我想要达到的最低频率、并通过递增标称值来达到上述所有频率。 分母将保持固定以确定频率分辨率。
这种方法是否有任何缺点、例如在杂散性能方面?
那么、小数应该保持在某个值范围内吗?
谢谢、此致、
Hans
Hans、
这是一个令人感兴趣的概念,但我们从未尝试过。 如果您要试用我们的 EVM 或实际器件、则它应该可以工作、但这需要进行一些测量。 这可能是可行的,但由於我们从未打算以这种方式使用该部分,我会审慎行事,并确保现时有缺点。
以下是我对此的一些想法...
1. 我们没有按这种方式对器件进行特性描述、也没有以这种方式对器件进行生产测试。 尽管这似乎是一件可行的事情、但我们不知道这样做是否会带来任何意外的惊喜。
2. 如果 N 分频器太低、则小数杂散略高。 在这种情况下、44可能足够大、但对于低 N 分频器值、N 分频器会导致不均匀的混频时钟、从而导致更高的杂散。 所以我想说如果 N>40,你可能看不到这种情况。
3. 如果您确实使用此方法,则如果分母不必要地大,则减小其大小。 我这样说是因为:
a: 这允许您达到更高的 N 分频器值
b. 如果目标是简化编程、如果您可以将其写入一个小数分子、则可以简化编程。
c. 如果您使用 1000000/5000000 ( 等效于1/5)等大等效分数、则如果您获得非零种子值、则会产生噪声。 我不认为会发生这种情况,但由于你在滚动小数分子,也许(我不知道)可能会发生这种情况。
4、 如果您只打算 对整数模式值执行此操作、那么我将使用一阶调制器。 这就减少了所涉及的分数电路。
5. 确保这不会混淆 VCO 校准。
VCO 校准基于 N 分频器值。 如果您没有实际尝试过此方法、请确保 VCO 校准到正确的频率、并且它不会截断此分次。 如果您使其偏离频率超过400 MHz、而如果分数舍入为1/1、则这将是一种确认的好方法。
此致、
Dean
尊敬的 Dean:
感谢您提供这些详细信息、但我可能应该提出不同的问题:
由于 Fvco =(N +m/n) x FPD、我只想获得一些有关如何设置任何所需输出频率的指导。 m/n 是否应始终小于1才能获得最小杂散数?
TICSPro 还允许 m/n 为>1。
示例:Fvco =(20 + 4/3) xFpd 和 Fvso =(21 + 1/3) xFpd 在杂散方面有何区别?
谢谢、此致、
Hans
Hans、
当电路被设计、表征或巧妙地生产测试时、设置 m>=n 不适用。 换言之、如果您尝试此方法并导致生产中出现问题、则不要指望 TI 对此负责。
不过 ,从理论上来说,我希望情况会一样或更糟。 原因是调制了相位检测器的 N 分频器输出。 对于较低的 N 分频器值、该调制会更强、这种不平整度会产生要大幅增加的较低频率杂散。 因此、从这个角度来看、情况更糟。 不过,我没有任何数据可以证明或否定这一理论。
此致、
Dean