[参考译文] LMK03328：无输出时钟

您好！

请首先通过检查状态引脚的电平来检查 PLL 是否锁定以及 PRIREF 是否丢失。 可以在 Ticspro 左窗格的"状态"选项卡中设置状态。 如果 PLL 被锁定、那么通过测量 GPIO0引脚的电平来检查输出是否被静音。

此致、

Hao

您好！

我已检查 PRIREF 低电平的状态引脚电平。 它是低电平。

我 通过 下拉电阻器将 PRIREF_P 引脚连接到单端25MHz 时钟、将 PRIREF_N 引脚连接到 GND。

我测量了单端25MHz 时钟。 频率和振幅正常 但是  、波形的压摆率 很慢。  上升/下降时间大约为6.3ns/5.3ns。

接下来、我将寄存器设置更改为折页。 并再次检查 PRIREF 的状态引脚。 它是高水平的。 此外、PLL1_LOL 和 PLL2_LOL  为高电平。  但 PLL1_RDIV/2和 NDIV/2以及 PLL1 VCO CAL 较低(PLL2的结果 与 PLL1相同)。  

-> Q1。 尽管  存在单端输入、但我还是将 PREREF 输入更改为差分输入。 还可以吗？

-> Q2。  请提供  有关 RDIV/NDIV/VCO CAL 问题的建议。

-> Q3。 请按如下方式确认状态寄存器设置。

您好！

当您说引脚电平为低电平或高电平时、我会有点困惑。 根据您的设置、状态引脚为高电平有效。 例如、当您选择 PLL1_LOL (PLL1失锁)时、如果状态引脚为高电平、则意味着"失锁"为真、这样 PLL 实际上被解锁。 您能否再次检查您的 PLL 是否锁定或解锁、是否检测到或未检测到输入、并以这种方式重新表述您的问题？

选中交流端接框时、会在 INPUT_N 和 INPUT_P 之间添加一个100欧姆的差分电阻器 由于您将其中一个引脚接地、因此基本上只需为另一个引脚添加一个100欧姆的接地电阻即可。 您需要如何终止上一阶段。

此致、
Hao

您好！

很抱歉让你感到困惑。 我的理解不正确。

我修改了寄存器设置并再次确认。

[结果]

- PLL1_LOL    ->状态引脚 为低电平。 因此、PLL1 被锁定。

- PLL1_RDIV/2 ->状态引脚波形的频率 正确。

- PLL1_MDIV/2->状态引脚波形的频率 正确。

- PLL1_NDIV/2->状态引脚波形的频率 正确。

－ PLL1 VCO CAL－>状态针脚  为低电平。  因此、完成了 VCO CAL 。  (当我 切换 RESETN_SW 时、状态引脚 也 是高电平/低电平切换)

 当我在上述条件下测量 AC-LVDS 输出时、 OUT0_P 为1.8V、OUT0_N 为0V。 我无法确认100MHz 差分时钟波形。

当我通过 TIS-PRO 检查时、R12.6寄存器的值为"1"。 请告知此输出问题。

此致、

Kazuya

您好！

我还确认了 GPIO0的电平。 电平为0。

之后，我再次确认了一个登记册12.6。 值为1。 (R12值为0x0CD9。)

我通过外部电阻器13K Ω 上拉 GPIO0引脚、因为  我们 PCB 上的 GPIO0引脚为 NC (未连接)。

我可以确认输出时钟！

在 EEPROM 模式下、是否有方法在不 增加上拉电阻的情况下将 GPIO0设置为"1"？

你能给它建议吗？

此致、

Kazuya