• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 436 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594EVM：PLLatinum 仿真工具-环路滤波器偶数

admin
Guru**** 2589280 points
Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/785538/lmx2594evm-pllatinum-simulation-tool---loop-filter-disign

器件型号：LMX2594EVM
主题中讨论的其他器件：LMX2594

您好！

我正在尝试使用馈送 LMX2594 TI 器件的 TCXO 设计一个低抖动8.2GHz 信号源、但在使用 PLLatinum 仿真工具时、在创建合适的滤波器带宽时遇到问题-可能是我的器件出现了"手指问题"、但我们诚挚地收到任何帮助。

让我来向您介绍一下我使用屏幕截图来阐明的问题。

首先、我打开 PLLatinum Sim 版本1.5.3.0 (最新版本)并选择 LMX2594芯片、然后按"Load Device"。 屏幕上将显示以下屏幕，屏幕底部将显示一条信息，显示“Loop Bandwidth = 387.4944 kHz”。 这与"滤波器设计器"选项卡中引用的"实际带宽"图是一致的。  窗口中显示的元件值反映了安装在 EVM 板上的值、这些值 显示在评估板原理图 SNAU210 (2017年3月)的第13页上。 我假设这些设置为在7000MHz 时提供最佳抖动性能？

现在勾选 Auto (自动)框、在设计目标中、环路带宽更改为459kHz、但当按下"Calculate Loop Filter"(计算环路滤波器)按钮时、环路带宽降至仅99kHz、请参见下文、组件值发生变化？

问题似乎与最小值有关 选择高级功能级别单选按钮时、可以看到高阶电容值？

简而言之、我希望将该芯片设置为8200MHz 时的最佳抖动性能、锁定时间不是问题、 因此基本上我需要一个很好的宽环路滤波器带宽、但该工具似乎、首先可以实现较宽的(350kHz)带宽、 但是 、当在目标环路带宽为350kHz 时按下"计算环路滤波器"按钮时、只能实现99kHz 的带宽！

非常令人困惑的是、您能否在这个问题上分散任何光、以便我可以获得350kHz 带宽？

非常感谢您在这个问题上的帮助

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../3582.LMX2594-Minimum-High-Order-Cap-for-Vtune.pdfKeith、

    对于 LMX2594、如果您没有从器件的 Vtune 引脚看到足够的电容、则200kHz 偏移范围内的 VCO 相位噪声会降低。  如果您输入3.3nF 或更高的值、则不会出现降级、但如果您输入1.5nF、则可能会降低1dB。  如果您输入200pF、则会出现很大的降级。  PLLatinum Sim 不会对此降级进行建模。

    因此、如果您放置1.5nF 的最小高阶电容器、它将限制环路徽标宽度以满足这一要求。  解决方法如下：

    最大 化电荷泵电流

    2. 最大限度地提高相位检测器频率

    调整 参数以解决此问题。 对于更高的伽马值和更低的相位裕度、通常会有所帮助。  滤波器优化器也会执行此操作。

    因此、您可以为最小高阶电容器放置0nF、但 VCO 相位噪声将降级。  但是、由于环路带宽较宽、因此您可能可以承受更多的噪声。  随附的文档讨论了当超出该最小高阶电容时 VCO 相位噪声降级的情况。

    此致、

    Dean

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    要优化抖动、您需要执行以下操作(请参阅下面的快照)：1)检查"auto" 2)选择抖动以进行优化3)点击"calculate loop filter"。

    为了避免相位噪声降级、您需要将"高阶电容器"设置为至少1500pF (您还希望将该电容器尽可能靠近引脚放置)。 您可以通过单击小问号找到更多详细信息：

    计算后、实际抖动数仍然不是387kHz、但应接近。 之后需要进行一些手动调优。

    我们意识到当前版本的 PLLatinum sim 不是很友好。 我们将更新 GUI 并为该工具编写一些文档。

    此致、

    Hao

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的提示回复、其中部分回答了我的问题 (我认为我是在参数下启用抖动(FS)、而不是 在滤波器设计器选项卡的性能摘要中启用抖动(FS)))

    但是、我有另一个查询。

    我将器件加载为 LMX2594、并保持原理图中的所有值不变(除了将功能级别设置为高级)

    我转至滤波器设计器选项卡、然后单击滤波器参数部分中环路带宽旁边的自动、在性能摘要设置 I Optimize to Jitter (FS)下、然后按计算环路滤波器

    环路带宽为312kHz

    但是、如果我再次按下计算环路滤波器(不改变任何其他内容)、环路带宽为371kHz、如果再次重复、则会增加到384kHz。

    如果带宽已优化、那么环路带宽应 保持不变、为什么环路带宽每次都肯定会增加？

    感谢你的帮助。

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    根据 Dean (编写 PLLatinum sim 的人)、每次点击"calculate loop filter"时、算法都会使用电流值作为起点、结果会随着初始猜测的变化而不断改善。 执行此5/6次后、它会收敛为最佳数字。 您可以在此处找到电流抖动：

    可在此处找到环路带宽的粗略估算值以实现最佳抖动：

    但这个数字可能无法实现。

    此致、

    Hao

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Hao、
    非常感谢、现在澄清了问题、现在设计了滤波器。 正如您所说的、描述该工具的简要文档将会很有帮助。
    再次感谢
    此致
    Keith