[参考译文] WEBENCH®︎工具/LMK04828BEVM：未获得 PLL 锁定

admin

Other Parts Discussed in Thread: LMK04828BEVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/785235/webench-tools-lmk04828bevm-not-getting-pll-lock

器件型号：LMK04828BEVM

工具/软件：WEBENCH设计工具

使用 LMK04828BEVM 的128MHz 输出作为第二个 LMK04828BEVM 的 CLKIN1*输入、以在350MHz 和490MHz 频率下生成两个 LVDS 输出、则会遇到类似的问题。我是否还应该使用板载122.88MHz 振荡器来使 PLL 形成稳定的闭合？时钟设计工具没有清楚地显示此输入的使用情况，因为 GUI 窗口的左上角只有一个输入时钟。

随附的是我使用时钟设计工具的设置、该工具不会锁定任何一个 PLL。我已经尝试使用 NSC 时钟设计工具来试用链接的 WebBench 时钟架构工具、但无法让两者达成一致。 WebBench 工具不提供需要在 TICS Pro 工具中设置的 PLL1 R 和 N 分频器或 PLL 2 R、N 和 N 预分频器。

LMK04828双环路、128MHz 至122.88MHz 至2450 MHz 至350MHz 和490 MHz.txt

6 年多前

0 admin 6 年多前

TI__Guru**** 2590540 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ron：

您是否对要生成的350MHz 和490MHz LVDS 输出有抖动性能要求？

我在配置中看到的一件事是 VCXO 频率为306.25。如果您使用板载122.88MHz VCXO、则永远不会锁定。

我已经更新了配置文件、以便在 PLL1R = 250、PLL1N = 240的情况下为 VCXO 获取122.88MHz。

PLL2 R = 1536、PLL2 nTotal = 30625 (Pre-N = 5、N = 6125)

我在这里使用 LCM 计算器获得了这些数字：

请告诉我这是否有帮助。

e2e.ti.com/.../3108.LMK04828_2D00_dual_2D00_loop_2C00_-128-MHz-to-122.88-MHz-to-2450-MHz-to-350-MHz-and-490-MHz_5F00_rdr.txt

此致、

0 admin 6 年多前

TI__Guru**** 2590540 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

那么、我是否应该将 WebBench 时钟架构工具与 NSC 时钟设计工具一起使用？到目前为止、我有两次尝试获得 PLL 锁定的次数为0。这种情况非常令人沮丧、并且耗费了大量时间。我假设提供的这些工具用于填充 LMK04828B EVM 和其他时钟生成 EVM 的 TICS Pro 参数。这根本不是我的经验。我将下载上面链接的工具、但我对将来要使用的 TI 工具感到很损失。我知道 NSC 时钟设计提供了值、但它是坏的。我无法使用该工具集设置 LMK04828B。希望上面链接的工具能更好地工作。感谢你的帮助。

0 admin 6 年多前

TI__Guru**** 2590540 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ron：

此时、使用多个软件片段对时钟分配设计进行全面配置和分析。 WebBench 时钟架构工具可用于选择第一遍器件。使用 TICS Pro、PLLatinum Sim 和/或时钟设计工具时、可以更轻松地执行它提供的其他功能、并提供更多信息。

使用多个软件是一个已知的限制、我们将在不久的将来制定一个解决方案。这些工具的广泛代码库是导致延迟的点之一。我更愿意向您指出3种软件工具、而不是1种损坏的工具。

TICS Pro CAN -

配置 LMK/CDC 器件

模拟单环路和双环路 PLL

环路滤波器设计

PLLatinum Sim CAN -

精确模拟单环路的 PLL 噪声性能

环路滤波器设计和优化

时钟设计工具基本上可以实现 TICS Pro 所做的一切。

此致、

0 admin 6 年多前

TI__Guru**** 2590540 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

因此、使用时钟设计工具并为双 PLL 解决方案输入滤波器、N 和 R 值的参数值不允许在 PLL1或 PLL2上锁定。 Web 时钟架构提供了有关 PLL 锁定关闭的大量信息、但未回答 N 和 R 值的设置参数。这就导致了 NSC 时钟设计工具和环路锁定的差异。我已经尝试了整整一周的时间、只有在 E2E 论坛讨论的帮助下才取得进展。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] WEBENCH®︎工具/LMK04828BEVM：未获得 PLL 锁定