• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 542 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：时钟输出不是我设置的。

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1173158/lmk04828-clock-output-is-not-what-i-set

器件型号：LMK04828

您好！

我设置 lmk04828单环路0延迟、并将 FB_MUX_EN ALD PLL2_NCLK_MUX 更改为与数据表的表8相同的值。

OSCin 为288MHz、VCO 选择为2592MHz。

DCLKout 上的 I 预期288MHz (时钟分频器= 9) 9MHz SDCLKout (SYSREF 分频器= 288)

然而、DCLKout 的输出 大约为296MHz、SDCLKout 大约为9.26MHz

我应该如何获得正确的输出？

 我附加了 TCS 文件和屏幕捕获文件。

e2e.ti.com/.../LMK04828_5F00_oscin_5F00_single_2D00_loop_5F00_2022_5F00_1121_5F00_sysref.tcs

此致、

YS

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、YS、

    对于0延迟模式、您可以遵循 多 LMK 同步应用手册、该手册展示了真正0延迟模式运行所需遵循的条件/规则。

    数据表中的表6和图21显示了单 PLL 模式、而不是0延迟模式。 因此、您的设置仅适用于 PLL2模式。

    对于附加的文件、PLL2似乎没有锁定并 生成默认 VCO 输出。 请验证 PLL2锁定状态。

    此处、PLL2_N_CAL 分频器值应与 PLL2_N 值相同、因为 PLL2正在使用  PLL2_N_CAL 值进行校准。 请参阅以下更新的配置文件并在您的设置中尝试。

    e2e.ti.com/.../LMK04828_5F00_oscin_5F00_single_2D00_loop_5F00_2022_5F00_1121_5F00_sysref_5F00_updated.tcs

    谢谢！

    此致、
    Ajeet Pal

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好、Ajeet

    我将 PLL2_N_CAL 更改为3、因此 PLL2_N 值和 PLL2_N_CAL 具有相同的值。  

    我检查了 PLL2 LD 是否为低电平状态。 我认为低电平状态意味着解锁。

    我是否需要更改内部环路滤波器值？ 是否有选择推测值的规则？

    此致、

    YS

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、YS、

    您的配置文件中似乎存在一些设置问题。

    我从一开始就创建了、并在锁定 PLL 的设置中进行了验证。

    如果有任何问题、请使用相同的方法并告知我。 您可以更改所需频率的输出通道分频器值。

    e2e.ti.com/.../LMK04828_5F00_oscin_5F00_single_2D00_loop_5F00_288MREF_5F00_updated.tcs

    谢谢！

    此致、

    Ajeet Pal

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你 Ajeet

    我对您连接的值进行了编程、并检查了时钟输出的成功传递频率。

    我比较了两个 TCS 文件、发现 PLL2预分频器设置为"Powerdown"。

    顺便说一下、如何在 TICS Pro 软件中设置或清除寄存器0x173的 PLL2_PRE_PD 位？

    此致、

    YS Kim

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、YS、

    您可以  通过 TICS Pro 中的用户控制(电源部分)页面或原始寄存器(单个寄存器写入)页面来操作 PLL2_PRE_PD 位。

    谢谢！

    此致、
    Ajeet Pal