• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 624 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2491：相位噪声分析

admin
Guru**** 2390885 points
Other Parts Discussed in Thread: LMX2491

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1169976/lmx2491-phase-noise-analysis

器件型号：LMX2491

您好！

使用外部 VCO 和环路滤波器时、我尝试分析整个 PLL 的相位噪声、我有以下问题：  

1)根据理论、PLL 的相位噪声将跟随环路带宽内的 OCXO (基准振荡器)噪声。 但我在仿真 LMX2491时无法看到结果。

2) 2)根据理论计算、OCXO (100MHz)的相位噪声为-155dBc/Hz @ 1KHz 偏移；我想了解 PLL 相位噪声在1KHz 偏移时没有提高到-97dBc/Hz 以上的原因。

3) 3)我无法加载 OCXO 和 VCO 相位噪声数据、因为错误显示"Offset violates 3 point modemption (偏移违反3点模型假设)"和"1/f^3 noise could not be calculated (无法计算1/f 3噪声)"。

请指导我评估设计的正确性

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aishwarya、

    请使用"加载数据"将参考时钟和 VCO 的相位噪声上传到工具中。 这是获得更精确仿真的最佳方法。

    下面是一个示例。 左列是以 Hz 为单位的偏移频率。

    e2e.ti.com/.../CWX813-100MHz.txt

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我收到了这项建议，这对我很有帮助。 但我的问题是相位噪声。 根据理论 计算、相位噪声响应不匹配。 我的 OCXO 频率为4GHz、偏移为1KHz 、具有-123dBc/Hz。 但我在仿真后观察到的总相位噪声不超过-93dBc/Hz。 您能给我解释一下为什么会看到这种行为。  

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aishwarya、

    从仿真结果中可以看出、在1kHz 时、相位噪声主要由 PLL 噪声决定。  

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、是否有任何方法可以改善 PLL 的相位噪声？ 我的要求是4GHz 载波处1kHz 偏移时的总噪声为-115dBc/Hz。 我已经尝试了所有选项、但我无法实现  

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aishwarya、

    您需要将环路带宽减小至小于1kHz、以便环路滤波器可以在此偏移频率下降低 PLL 噪声。 但是、在环路带宽较小的情况下、该偏移处的相位噪声将由 VCO 决定。 在此偏移处、VCO 的相位噪声也应小于-115dBc/Hz。

    在我看来、4GHz 载波下1kHz 偏移时为-115dBc/Hz 是一个非常严格的规格。 我不知道任何 PLL 都能满足这一要求。  

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的澄清。 我还有一个问题。 仿真器如何计算锁定时间？ 是否可以在 GUI 中或通过显示屏显示用户锁定时间？

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aishwarya、

    查看应用的右侧。 您可以选择"锁定时间"选项卡。

    (这不是正确的配置)

    此致、

    Julian

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Julian、

    但我对锁定时间确定背后的理论很好奇。   

  • 0
    TI__Guru**** 2390885 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aishwarya、

    许多文本手册都讨论了闭环 PLL 系统的锁定时间、 您应该能够找到背后的理论。