[参考译文] LMK04828：有关多芯片同步的问题

您好 Jason、

要直接回答您的问题、您将看到基准频率和输出频率的对齐边沿、但 相位确定性不高。

我相信、您在获得基准频率和输出频率之间的匹配相位时会混淆相位确定性、其中一种情况确实存在、但不一定依赖于另一种情况。 在基准和输出之间具有匹配的相位意味着、在相位检测器频率的每个上升沿、您将看到基准频率和时钟输出频率均呈上升沿(如下图中的绿线所示)、 您参考的应用手册中的图9)。

具有确定性相位对齐意味着、在基准时钟的每个边沿上、您将看到一个相位对齐的 VCO 时钟边沿、如下图中蓝色虚线所示。

因此、您可以在基准和输出之间实现对齐、而不会与 VCO 边沿和基准的每个上升边沿保持对齐。 如果比较上面的两个图、可以看到第一个图、即每当 基准的边沿出现时、基准频率始终没有与 VCO 边沿对齐。 在第二个图中、您可以看到、对于基准时钟的每个边沿、您都有一个相位对齐的 VCO 边沿(这说明了为什么您没有相位确定性)。 此外、在上面的两个图中、您可以看到、在每条绿线(或每当相位检测器频率边沿出现时)、您在输出和基准之间进行了对齐、这正是锁定 PLL 所需的、因此具有零延迟模式关系(基准和输出频率对齐)。 希望这对您有所帮助。

祝你好运、

Andrea