[参考译文] 有关高速 DAC2900的时钟生成的更多信息

亚涛
如果您要在板上生成时钟、您可能需要考虑使用 CDCE813-Q1等高精度源为数据和 DAC 计时。 这可能不适合您的设计、如果您有其他要求、请告知我们。
此致、
Brian

您好、Brian
我打算使用 CPLD 将数据存储到 DAC2900、有时我需要更改数字。 对于我来说、使用 CDCE813-Q1太复杂了、我想知道 CPLD 的 IO 引脚是否可以为 DAC2900生成125MHz 时钟信号？

此致

亚涛
如果 CPLD 支持 CMOS 电平上的时钟信号输出、那么我看不到任何问题。 与专用 PLL (噪声等)相比、它可能没有最佳性能
此致、
Brian

Thx。
您是说、CPLD 可用于为 DAC2900输出125MHz 时钟？
2. BTW、我想知道我是否将时钟频率降低到100MHz、DA 的转换速度是否会受到影响？

3.用示波器测量 PCB 板上的此类高频时钟信号时是否有技巧？  

此致

亚涛
我不能说您的 CPLD 的功能、但如果它能够提供具有 CMOS 信号电平的100或125MHz 时钟、那么我们的器件将能够使用它。 如果时钟具有高抖动等、则器件性能会产生一些影响。

转换速率基于转换器的内部稳定、因此使用较低的 DAC 时钟速率不会改变转换速率。

我想您正在问如何测量时钟信号、我建议使用具有极短接地导线的高阻抗探针。 您的示波器带宽应至少为信号带宽的5倍、以便对其进行任何感知(例如500MHz 带宽示波器)。

此致、
Brian

您好、Brian。
Thx。
我将首先尝试使用 CPLD 作为时钟源。 如果它不起作用、我将转至您建议的特定时钟源芯片。
我的最后一个问题是"具有极短接地引线的高阻抗探针"、短接地引线意味着探针的接地端子应非常接近 PCB 数字接地的测试点？

此致