请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04610 您好！
我使用最新版本的 TICS Pro (1.6.8.0 /构建日期：2018年6月8日/器件版本：2017-01-30)来帮助查找 LMK04610的配置设置。
在更改 CLK0/1 PLL1_RDIV 设置时、我发现了意外行为。
任何低于10的 PLL1_RDIV 设置都会给出预期结果。 但是、任何值10或更高都会导致(我认为)错误的结果。 作为测试、我检查了设置1到25的所有有效分频器值：
所选 PLL1_RDIV 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 19 20 21 22 23 24 25
有效 RDIV 1 2 3 4 5 6 7 8 9 12 15 16 19 20 23 24 27 28 31 35 36 39 40 43
例如、CLK_IN = 100MHz、PLL1_RDIV=20、预期 CLK = 5MHz、TICS PRO 工具 CLK = 3.125MHz (=1/32)。
我的问题：这是 TICS PRO 中的错误、LMK04610中的错误还是 LMK04610的一些未记录功能？
此致、
Paul
