• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 427 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVC1310：CDCLVC1310 -系统级附加抖动@30MHz 和输出负载

admin
Guru**** 2582405 points
Other Parts Discussed in Thread: CDCLVC1310

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/723858/cdclvc1310-cdclvc1310---system-level-additive-jitter-30mhz-and-output-load

器件型号：CDCLVC1310

您好！

我们计划使用您的低抖动时钟缓冲器 CDCLVC1310、通过使用同轴电缆将我们的 LVCMOS SiT5356 TCXO 振荡器(下面给出的数据表链接)输出时钟分配给多个单元。

www.sitime.com/.../SiT5356

在这方面、我们的主要要求如下所示、

时钟输出数：7 (最小值)
输出驱动：50欧姆同轴电缆连接到其它装置
相位噪声降级：非常小

请查找我们30MHz 输出时的 LVCMOS 振荡器相位噪声(输入到时钟缓冲器)以供您参考。

1Hz 偏移    -70dBc/Hz
10Hz 偏移   -98dBc/Hz
100Hz 偏移  -117dBc/Hz
1kHz 偏移   -138dBc/Hz
10kHz 偏移  -144dBc/Hz
100kHz 偏移 -144dBc/Hz
1MHz 偏移   -157dBc/Hz
5MHz 偏移   -158dBc/Hz

它是否符合我们的上述要求、或者您是否有其他更好的器件满足我们的应用要求？

如果您有任何支持50欧姆负载的应用电路、也建议您使用。

此致、

Sugumar K

  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、CDCLVC1310是一个合适的选择。

    CDCLVC1310的 LVCMOS 输出旨在驱动高阻抗 LVCMOS 输入、因此50 Ω 端接被视为重负载。 当 LVCMOS 驱动器(具有输出阻抗 Ro)驱动传输线路(Zo = 50 Ω)时、通常使用最靠近驱动器的串联端接电阻(Rs)来实现线路阻抗匹配、其中 Rs = Zo - Ro。 当 Zo = 50欧姆时、Rs 的典型值请参阅数据表中的图9。

    在每个50欧姆同轴电缆的末端、是否有50欧姆的负载端接至地？ 您需要负载的时钟信号电平是多少？

    Alan
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我们将在缓冲器输出后使用长度非常小的同轴电缆(大约10cm)、然后在另一端将交流耦合到我们的器件

    我们计划在交流耦合电容器之前使用一些电阻端接、以避免失配。 我们能否使用150欧姆代替交流耦合电容器之前负载过大的50欧姆？

    此外、我们的负载侧还需要 LVCMOS/CMOS 信号、该信号的最大 p-p 振幅为1.8V？

    我还在您的数据表中看到了"图2。 LVCMOS 输出直流配置；测试负载电路" LVCMOS 输出直接连接到50欧姆负载。

    您能否根据我们的应用要求澄清并推荐应用电路？

    Sugumar K
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我建议为 CDCLVC1310使用1.8V VDDO 电源和以下输出接口电路：
    Yx 输出(1.8V 电平)-- 20欧姆(Rs)--[ 50欧姆同轴电缆]--交流电容--接收器设备

    RS 为阻抗匹配提供串联/源端接、因此无需负载端接(即50 Ω 接地)。

    Alan
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我了解到您的解决方案将仅阻止源侧阻抗不匹配、而不是负载侧。 请参阅我们的典型电路。

    它是否有助于在负载侧添加50Ohm 串联电阻器和500Ohm 分流电阻器(分压器)、而不是10pF 电容器。

  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    当 CDCLVC1310 LVCMOS 输出驱动高阻抗负载(例如 LVCMOS 输入)时、串联电阻器(Rs)应提供源端接。  RS 应足以使传输线路(50欧姆同轴电缆)的阻抗匹配。

    可能不需要在负载端接(Rt)处添加第二个端接、这将形成一个双端接、从而根据 Rt /(Rs + Rt)的分压比衰减驱动器的输出电压摆幅。   

    如果 LVCMOS 输入缓冲器具有10k 下拉电阻、则不应使用交流耦合电容、因为10k 会将交流耦合信号拉向接地。  如果您对 CDCLVC1310使用1.8V 的 VDDO、则可以将时钟信号直接直流耦合到1.8V LVCMOS 输入缓冲器。  否则、如果您需要对信号进行交流耦合(例如阻止驱动器/接收器之间的直流)、则可能需要添加外部偏置网络(例如1k 上拉至1.8V、1k 下拉至 GND)、以将交流耦合信号的共模电压设置为 LVCMOS 输入。

    此外、您不应特意放置一个10pF 分流电容器。  它仅用于对典型应用 负载中的潜在寄生电容进行建模。

    Alan