[参考译文] LMK03318：用于0.8V 共模偏置的 LMK03318输出配置

我查看了原理图、下面是一些反馈：

• 通常、我建议在逻辑输入(REFSEL、GPIOx 和 HW_SW_CTRL)上使用上拉和下拉电阻器
• 如果不使用频率裕度、则将 GPIO4拉至高电平
• 输入和输出频率是多少？ C602已设置为3.3nF、这是在整数模式下运行的 PLL 的推荐值

A1。 要配置0.8V 共模的 LVDS 输出时钟、需要对输出终端网络进行一些修改。 如果您将从 VCC_1.2V 生成共模电压：

• 从 OUTx_P 中移除每个输出的上拉和下拉
• 将 OUTx_N 上的上拉电阻替换为2.5K
• 将 OUTx_N 上的下拉电阻替换为5K
• 在接收器上放置一个100欧姆差分负载电阻器

答2. 可以为 PRIREF 和 SECREF 使用不同的频率、但 一次只应启用一个振荡器。 不建议同时驱动两个输入、因为输入之间会发生耦合；我们可以假设输入具有较小的 PPM 偏移、因为它们是单独的振荡器。

此致、
通道

您好、Lane、

感谢您的快速响应。

在与客户核实后、将向您提供反馈。

Robin

您好、Lane、

希望与您再次确认。
只需在 OUTx_N 处添加上拉和下拉电阻器、而 OUTx_P 不需要电阻器？ 为什么不同时使用 P 和 N 端口？
2.没有用于大规模生产的2.5k 和5k 电阻器、这个电阻器选择是否灵活？ 例如5k、10k？
差分输入的100 Ω 电阻已集成到 FPGA 中、因此我们需要在外部组件中将其移除。 对吧？
谢谢。

Robin

尊敬的 Robin：

A1。 您无需在 OUTx_P 上添加上拉和下拉电阻器、因为接收器上的100 Ω 差分负载端接会导致偏置电压共享。 考虑直流条件下的戴维南等效电路。
答2. 是的、5K 和10K 正常。
答3. 如果接收器具有集成负载端接、则无需放置外部100 Ω 负载。

此致、
通道