• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 208 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPL5010-Q1：数据表中未定义 RSTN 逻辑输出高电平。

admin
Guru**** 2578945 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/715310/tpl5010-q1-rstn-logic-output-high-level-undefined-from-datasheet

器件型号：TPL5010-Q1

您好！

我的应用需要由3、3V 电源供电、而 DE RSTn 引脚必须由一个100k 电阻上拉至5V 电源。

但是、没有提到 RSTn 引脚上支持的最大电压。

当 IC 的电源为3、3V 时、我是否可以通过一个100k 电阻器在5V 电源轨上拉该引脚？

Ty。

  • 0
    TI__Guru**** 2578945 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Eduardo、

    因为最大 VDD 可能为5.5V、RSTN 是一个开漏输出引脚、我相信、如果您在 VDD 仅为3.3V 的情况下将其上拉至5V、则没有问题。