主题中讨论的其他器件:CDCE62005、
降级:
请帮助您按如下所示检查该图并将其用于向 SDH 提供 clk:
尤其是关于 Crystal 的设计、设计需要注意哪些方面? 和 PCB 设计?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
祝你好运、
下面是对原理图的一些反馈:
对于晶体、它需要将8-10pF 的负载电容和低于50欧姆的 ESR 放置在靠近 CDCE62002的位置。 如果负载电容小于10pF、则添加一个并联负载电容器以匹配片上负载电容。 为了获得最佳性能、您可以决定在晶体下方包含一个 PCB 切口区域、以防止干扰、从而提高性能。
对于 PCB 设计、必须将输出布线布置为50欧姆受控阻抗差分对、以获得最佳性能。 通常、旁路电容器应尽可能靠近器件放置。 除此之外、本应用手册重点介绍了高速信号的布局注意事项: www.ti.com/.../scaa082a.pdf
此致、
通道
:
非常感谢您的建议、客户对该案例还有其他问题:
此时将发生无法锁定 AUX_IN 的情况 、此时仅使用 AUX_IN 信号、REF_IN 信号不输出任何信号。
只要它可以被锁定、输出就没有问题、但通常不能被锁定、我不知道与什么相关! 目前、我们使用的晶体负载为10pF、晶体非常接近芯片。 我们尝试将负载电容更改为20pF、+-20ppm 晶振。 该晶体直接插入、直接焊接到两个表面贴装电容器上。 管路在线路上、但晶体超高、电流感觉与数据描述无关。 我不知道具体原因是什么!
PCB 如下、到芯片输入的晶体输出为196mil、这条路是否合适? 单端阻抗50Ω Ω。
祝你好运、
在使用 REF_IN 时、您是否遇到相同的问题?
XTAL 位置看起来不错。 晶体的 ESR 是否小于50欧姆? 您的晶体的驱动水平是多少?
您可能需要重新校准 VCO 以锁定 PLL。 您可以根据数据表第9.3.8节手动重新校准 VCO。
此外、请确保基准选择多路复用器配置正确。 对于 AUX、您可以设置 R0[2:3]= 0b01;对于自动选择、您可以设置 R0[2:3]= 0b11。 更多信息、请参阅数据表第9.3.5.2节。
我希望这对您有所帮助!
此致、
通道