请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCM6208 您好！
我想使用 CDCM6208为板载 Artix 7上的 MGT 接收器生成锁定到 PCIe/MGT 时钟的时钟、该时钟来自子板。 我想知道 LVDS 时钟是否可以直接连接到时钟输入、或者是否需要 EVM 原理图中给出的某种偏置？ 此外，是否有默认输入模式？ 这是否可以通过 I2C/SPI 连接进行选择？
谢谢！
Mugundhan
您好 Mugundhan，
LVDS 信号可以直接连接到 CDCM6208 REF、请参阅下图直流连接。
LVDS 信号也可以使用交流耦合模式进行连接。
REF 输入类型可通过 SPI/I2C 在寄存器4中选择 。
在引脚模式下、 PRI_REF 和 SEC_REF (LVDS、LVCMOS、XTAL)上有默认类型、具体取决于选择的引脚模式。
此致、
肖恩
您好、Mugundhan、
对于 PCIe REFCLK 至 CDCM6208 REF、建议使用交流模式、如图19所示。
交流电容器左侧的电路取决于 PCIe REFCLK 驱动器。 通常、它是 HCSL 类型。 则 驱动器 需要每条线路的直流路径为50欧姆至 GND。
HCSL 共模电压无法达到 CDCM6208差分 REF 规格 VICM (0.8~1.5) V 但摆幅为700mV 是可以接受的。
这就是我们需要交流耦合并为 CDCM6208输入重建新偏置的原因。
请仔细检查 PCIe REFCLK 规格。
如果 PCIe REFCLK 驱动 器偏置或 Voltage_output_common_mode 可能低于规格。 那么也可以实现直流耦合。
如果 在引脚模式下使用 CDCM6208、则可以下拉未使用输出的输出电源 yx 以节省功耗。 在这种情况下、无需端接输出引脚。
如果 您将 CDCM6208 与 SPI 或 I2C 等编程接口配合使用、 则只 需禁用未使用的输出级即可最大限度地降低功耗。
保持未使用的输出未连接、并下拉相关的输出电源引脚。 2-3k Ω 下拉至 GND 应该正常。
此致、
肖恩
