This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLC551:振荡

Guru**** 1633940 points
Other Parts Discussed in Thread: TLC551, TLV170
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1196312/tlc551-oscilation

器件型号:TLC551
主题中讨论的其他器件: TLV170

大家好、

您能否查看下面的查询?

本设计中使用了具有 TLC551CD 芯片的延时时间电路、该电路具有2.49Meg 并联的电容为22uF、连接到 TLC551的触发输入端。 V+为12V、 THRES 连接至 GND、CONT 和 DISCH 引脚悬空。 电容/触发输入高侧的 PMOS 输入最初处于闭合状态(因此电容处于12V)、然后输入打开 PMOS、电容/电容开始消耗。  

当触发器输入电压达到大约4V (其中551应触发输出发生变化)时、器件将进入振荡状态、此时触发电压将恢复到4.3V、重新漏电到4V 并不停地重复。  551因此不会改变状态。  可以暂时禁用12V、使电容器降至2.5V 范围、然后将其翻转过来、这将触发输出改变状态并保持正常状态。

您能不能帮助解释为什么触发输入电压在此 RC 电路中振荡。  输出翻转时是否需要解决某种电容耦合问题?  在问题期间监控其他引脚时、V+、Cont 或 OUT 上没有振荡。  仅影响触发电压。  客户已验证其他输入没有变化。

如果您需要更多信息、请告诉我。

此致、

Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marvin、  

    在下图中、您可以看到控制引脚直接连接到顶部比较器。 如果未使用控制引脚、建议在控制引脚与地之间放置一个去耦电容。 这将有助于滤除比较器输入上的任何噪声、还有助于防止误跳闸。 下面您可以看到、内部电阻分压器产生2/3 VDD 和1/3 VDD 点作为阈值和触发点。 我需要考虑在这种情况下、当阈值引脚接地时会发生什么情况、因为这种情况并不常见。  

    客户是否曾尝试通过在监控输出时使用单独电源触发来断开 CMOS 晶体管并检查隔离式输入电路计时器的功能? 这将有助于隔离问题。  

    此致、  

    Chris Featherstone

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    在客户探测过程中、他们发现触发引脚是唯一出现任何振荡的引脚。  控制引脚虽然是浮动的、但在整个过程中保持稳定的电压。  因此、在其上放置一个用于滤波的电容器是不必要 的、因为没有任何滤波器。  这可以吗?

    由于 振荡(锯齿波形 fyi)直到达到551芯片的触发点时才开始、因此551芯片上必须有一些东西发生、所以它们尚未尝试移除晶体管。  此外(在仍然监控触发电压的同时)、当功率循环允许 RC /触发电压远低于触发点、然后再加电时、它会立即在输出端触发、并且 RC 电压继续消耗、正如您所期望的那样、不再出现振荡。

    他们 已经在多个电路板(新设计)上验证了这个问题、尽管理论上芯片仍然存在很多问题。

    他们会尝试移除 MOSFET、 如果这不起作用、他们会尝试在 RC 电路和触发器之间放置一个肖特基二极管、以防止触发器可能产生的任何泄漏电流对电容器重新充电。 这会有帮助吗?

    此致、

    Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marvin、  

    我目前正在研究这个问题、需要一些时间进行审查。 我将在2个工作日内回复。 感谢您的耐心等待。  

    此致、  

    Chris Featherstone

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marvin、  

    尽管控制引脚上的滤波器可能不会导致此特定问题、但我们仍建议客户在设计中对该节点进行低通滤波。 这只是基于我对原理图的观察结果提出的建议。  

    关于触发引脚振荡、我尝试了解电路的运行。 我将电路的一个子集放入 Tina TI 仿真器中。 我在触发引脚上使用4V 信号、该信号将如上所述模拟触发输入信号。 输出不适用于此基本设置。 触发引脚是高输入阻抗节点、是比较器的一个输入。 比较器输入不应产生振荡。 比较器的输入电流典型值为10pA。 除非引脚损坏、否则不应有高值泄漏电流。  

    TLV170电路是否可能会振荡、振荡是否出现在触发引脚所连接的节点上? 另一个建议是使用 TLV170的输出隔离电阻器来隔离 MOSFET 的栅极电容。 在该节点上设置零欧姆占位符将有助于运算放大器振荡。  

    我已连接仿真。 如果您在我的原理图中看到错误、请告诉我。 我认为这是简化的常规设置、但我还不知道该电路是如何工作的。

    e2e.ti.com/.../TLC551.TSC

    此致、  

    Chris Featherstone

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    感谢你的等待。 以下是客户提供的更多信息。

    该电路只是一个60秒延迟计时器、用于检测外部上电并为线路进一步断电的上电提供延迟。  当外部激励源关闭时、Vtest 关闭(0V)进入运算放大器、因此 FET 打开、并将电容器充电至12V。  当外部器件通电时、运算放大器的输入端会出现10V 信号、并且它会关断 FET、从而启动60sec 计时器。  当 RC 电路达到大约4V (12V 输入电源的1/3)时、551芯片切换输出。  输出依次打开4个单独的 NMOS FET、这些 FET 为某些直流/直流转换器供电、并为电路板的其余部分供电。
    客户构建的部分电路仅包含图像上的器件以及用于测试的10k 负载电阻器、 而使用该部分电路、所有器件在没有振荡的情况下都能完美工作。  然而、当添加 NMOS FET 时、OUT 引脚处于控制状态、然后触发线路开始振荡。   输出线路为稳定的0V、不会远程接近打开 NMOS FET 为直流/直流转换器供电。 直流/直流转换器未通电时不应产生噪声。  此外、在 CONT 引脚上添加1uF 电容也没有影响。
    此问题的原因可能是什么?
    此致、
    Marvin
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marvin、  

    感谢您澄清计时器在该应用中的作用。 我能够更新我的仿真以匹配描述。 请参见下面的。 我将继续研究一种使用计时器输出驱动 FET 的解决方案。  

    此致、  

    Chris Featherstone

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marvin、您好!  

    我怀疑电源线上存在少量的寄生电感。 任何少量的寄生电感与驱动大 FET 和开关事件相结合、都可能是导致此问题的原因。 我添加了555计时器驱动的 FET。 此外、我添加了50nH 的电源线寄生电感、并检查了启动和开关行为。

    在触发线路上的开关事件期间、电流出现尖峰、如下面的 Iout 波形所示。 请注意、该值在放大器范围内。 这些开关事件期间的任何寄生电感以及驱动大型 FET 都会导致电源线路压降、并可能使计时器复位并产生意外结果。 出于演示目的、我将电源去耦电容器提升至100uF、以显示电流尖峰显著降低。  

    请注意、在下面、电流需求和电源的浪涌非常大、VDD 会急剧下降。  

    将去耦电容值提升至100uF 以进行演示显示了在触发开关事件期间的电流消耗显著降低。  

    使用更大的去耦电容器检查电路功能、我看到所需的行为。  

    这是我的 Tina 仿真:

    e2e.ti.com/.../TLC551-_2800_1_2900_.TSC

    此致、  

    Chris Featherstone