• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 578 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2571EVM：更改杂散电平

admin
Guru**** 2650475 points

Other Parts Discussed in Thread: LMX2571

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1196599/lmx2571evm-changing-spurious-level

器件型号：LMX2571EVM
主题中讨论的其他器件：LMX2571

您好！

我们的客户正在评估 EVM 上的 LMX2571、然后发现一个奇怪的现象。  

输入16.8MHz TCXO 和输出900MHz。 作为 附加数据、PLL 输出在初始时非常清晰。

经过一段时间后、大约为4分钟、杂散信号电平在增加。

然后应用初始化、杂散会消失、并在4分钟后重复相同的现象。

您是否发现寄存器设置有任何问题或任何其他问题？

此致、

Mochizuki

  e2e.ti.com/.../2571_5F00_900.tcs

  • 0
    TI__Guru**** 2650475 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Mochizuki-San、

    我尝试过此配置、但没有问题。

    由于您使用的是 TCXO、因此不应启用内部端接、这将使 TCXO 过载。

  • 0
    TI__Guru**** 2650475 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    非常感谢您的建议。

    我们建议客户尝试移除内部端接。

    到目前为止、未接收到负更新。

     

    此致、

    Mochizuki  

  • 0
    TI__Guru**** 2650475 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mochi、

    请告诉我们是否需要进一步的帮助。

    最棒的

    阿西姆

  • 0
    TI__Guru**** 2650475 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Asim 和 Noel、

    我们的客户报告，此评估中的36针 OSCin*连接不正确。
    在 IFBUF_SE_DIFF_SEL 上配置了 DIFF 输入模式。
    因为在上一个实验中、与 SE 输入相比、Diff 输入表现出更好的杂散特性。
    TCXO 输出输入了34引脚 OSCin，但36引脚 OSCin*在50欧姆端接时保持悬空
    当他们将其连接到 GND 后、问题就会消失。
    因此得出的结论是、36引脚连接在本次评估中不合适。

    此致、
    Mochizuki