[参考译文] LMK04832：SYSREF 输出

admin

Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1223139/lmk04832-sysref-outputs

器件型号：LMK04832

在中、我们将尝试将此器件用作单环路 PLL2模式和分配模式、并将 CLKin1用作 REF。

目前仅使用 CLKout0/1、CLKout2/3、CLKout4/5和 CLKout6/7。

1.带 CLKin1的单 PLL2模式

PLL2被锁定并且器件 CLK 输出正常。但是、没有 SYSREF 输出(请参阅随附的寄存器转储)

2. 采用 CLKin1的分配模式

当 CLKin1为400MHz 时、时钟和 sysref 输出频率均可满足100MHz 和0.1953125MHz (sysref)的要求

不过、当 CLKin1为100MHz 时、频率是不正确的。

这里有一些有趣的事情、

1) 1)时钟和参考频率均除以4 IF 只是更改 CLKin1频率 并且其他设置会保持不变、因此看起来不错

2)如果时钟输出频率设置为100MHz (与 CLKin1相同、则实际测量的频率为33.333MHz。

单个 PLL2和 CLKin1的寄存器转储
e2e.ti.com/.../default_5F00_to_5F00_single_5F00_clkin1_5F00_pll2_5F00_100m_5F00_2m5_5F00_vco0_5F00_2500m_5F00_pll1LD_5F00_to_5F00_pll2LD_5F00_CLKin0_5F00_to_5F00_CLKin1.txt

用于与 CLKin1分配的寄存器转储

e2e.ti.com/.../pll2222b_5F00_0525_5F00_100m_5F00_1m25_5F00_0504.txt

2 年多前

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我可能知道原因。需要将 SYSREF_MUX 设置为 SYSREF_CONTINUE。对吗？

仍需要对分发模式(上面的项目2)的支持感谢 oyu。

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

在第一种情况下、SYSREF 配置为正常同步、因此 SYSREF 输出除非手动触发、否则不会执行任何操作。对于连续时钟输出、它应该是 SYSREF_CONTINUE、如上所述。

我们将研究第二种情况。您是否具有 TICS Pro 配置文件(.tcs)以便我们可以更好地了解时钟输入？当我加载寄存器时、看起来好像 CLKin0被手动选中为基准输入、即使它未启用。

此致！

Evan Su

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

对于项目2、CLKin1已用于400MHz 和100MHz 输入下。谢谢你。

e2e.ti.com/.../pll2222b_5F00_0525_5F00_100m_5F00_1m25_5F00_0504.tcs

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

感谢您的配置、我们下周会再见。

此致！

Evan Su

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

分配模式的配置文件的使用频率似乎与 CLKin1输入相同。因此、您需要为各个时钟输出通道启用旁路 Div 位。 0x103[3]对于 CLKout0旁路时钟应处于高电平。如果要使用分频器频率，请禁用 0x103[3]-->0，并将 DCLK0_1_DIV 值更改为所需的分频频率。

谢谢！

此致、
阿杰特·帕尔

编辑: R0x103[4]更改为0x103[3]。

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ajeet：

设置旁路间隔后，根本没有时钟输出。谢谢。

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

抱歉更正了上述响应中的拼写错误。

对于 DCLK0_1_BYP、该位将为 0x103[3]而不是[4]。我相信,你已经尝试了旁路 DIV 与 0x103[3]-->1。请确认？

对于时钟分频器值1，启用占空比校正位0x103[2]-->1。

谢谢！

此致、

阿杰特·帕尔

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ajeet：

可以。 0x103[3]='1'。因此该值为0x"40"至 x"48"、请参阅随附的.TCS 文件、其中 CLKout0设置为旁路分频器。

之后 CLKout0没有输出、而 CLKout1仍为33.3MHz。谢谢你。

e2e.ti.com/.../pll2222b_5F00_0525_5F00_100m_5F00_1m25_5F00_0504_5F00_disDIV_5F00_CLKout0.tcs

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

有任何更新？谢谢你。

下面是在 CLKin1 = 100MHz 时具有100MHz 输出的问题

1.如果0x103[3]=0且分频器值为1，则为33.3MHz

2.如果 0x103[3]= 1，则无输出

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

我将与 Ajeet 核实。

此致！

Evan Su

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 new2day：

您可以忽略 BYPASS 位、它在高频输出时支持 CML 输出。

如前文所述，对于时钟分频1，您需要启用占空比校正位0x103[2]-->1，以更新正确的频率和占空比。

谢谢！

此致、

阿杰特·帕尔

0 admin 2 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ajeet：

我在将寄存器0x103 bit[2]设置为"1"后、从 CLKout0和 CLKout1获得100MHz。谢谢你。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：SYSREF 输出