[参考译文] LMK03328：I2C 时序要求

Mochizuki-San,

第二次捕获中的第9个时钟脉冲在哪里？ 我只看到前八个、后跟一个不会向下返回到 CLK 上的上升沿。 如果存在第9个脉冲、是否会发生 ACK？

谢谢。

Kadeem

撒母耳、你好！

感谢您的提示回复。

有第9个上升沿、但 SDA 仍然为高电平、即使我们不会返回输入完成第9个脉冲 ACK。   

换句话说、tw (SCLL)出现在图71 I2C 时序图上。

此规格正是我们在此用例中想知道的。

LMK03328上 TW (scll)的可接受范围是多少？ 它 未 显示在数据表上。

此致、

Mochizuki

尊敬的 Kadeem：

在市场上、如果启动条件后等待时间足够长、那么一些 I2C 器件会出现超时条件。

这就是我们尝试查看 LMK03328 I2C 引擎行为的原因。 导致的结果、当我们应用了3秒的等待时间、未返回 ACK、但返回了100毫秒的等待时间 ACK。

在数据表第8.23节"与 I2C 兼容的接口特性"中、有规格。

TH_SDA：0 (min) 0.9us (max)、对应于图71中的 TH (SDATA)

TPH_STA：0.6us (最小值)开路(最大值)、对应于图71中的 tw (SCLH)

TPL_STA：1.3us (min) open (max)、对应于图71中的 tw (SCLL)

TH_SDA / TH (SDATA) 0.9us 不是这次、但我们的样片器件似乎不符合 TPL_STA / tw (SCLL)规格。  

我们可以说它已损坏或损坏了器件吗？

此致、

Mochizuki

尊敬的 Kadeem：

感谢您的支持。

查看之前的 E2E 主题时、设计人员建议最低 SCK 为10kHz。
e2e.ti.com/.../lmk03328-the-min-i2c-speed-of-lmk03328

基于此、我们的客户决定使用高于10kHz 的 SCK、其他时序将遵循 I2C 标准规范。
为避免 LMK03328上出现任何意外行为、此 I2C 设置是否舒适？

此致、
Mochizuki