[参考译文] CDCE62005：CDCE62005的第二阶段 Couln't 锁定

Kailyn,

我希望确保我正确理解该过程。

硬件设置是两个级联的 CDCE62005器件、第一个器件的输出进入第二个器件的输入。

2.在故障情况下，第二个 CDCE62005无法锁定到某些电路板上第一个 CDCE62005的输入。

3.交换第一个和第二个主板会导致故障消失。

在执行换用后的任何一段时间后、是否再次出现故障？ 您是否在发生故障的情况下分析了第一个(前)器件的时钟输出、以及该输出与正常运行的系统有何比较？ 两种器件的时钟配置是什么(您是否可以提供时钟树图)？

谢谢。

Kadeem

您好，Kadeem M ü，

非常感谢 您的答复。

硬件设置是两个级联 CDCE62005设备，第一个设备的输出进入第二个设备的输入。

是。

出现故障情况，其中第二个 CDCE62005未锁定到某些主板上第一个 CDCE62005的输入。

可以。

交换第一个和第二个主板导致故障消失。

否、交换 CDCE62005的第一级和 CDCE62005的第二级、但不交换电路板、第二个 CDCE62005仍出现故障。  

我将要求客户提供相关配置。

此致

kailyn

您好，Kadeem M ü，

  CDCE62005的第一级输入频率为25MHz、输出100Mhz。要连接第二个 CDCE62005的输入、它与官方 C6678演示板的连接相同。

第一阶段的配置如下：

寄存器

0 E9840320
1 E9840321
2 E9840302
3 E9040303
4 E9040314
5 101C0B05
6 90BE0F06
7 FD0037F7
8 80009cd8.

端口
0 DD
1 FF
2 DF.2
3 F9

转移
Pri 100
秒0
AUX 25.

一些方法
C4 1.
R4 1
C5 1.

FPGA 发送 SPI 的第一个 PLL 数据：

CTRL_Data0 = 32'he9840320；
CTRL_data1 = 32'he9020321；
CTRL_data2 = 32'he9840302；
CTRL_data3 = 32'he9040303；
CTRL_data4 = 32'he9040314；
CTRL_data5 = 32'h101c0b05；
CTRL_data6 = 32'h90be0f06；
CTRL_data7 = 32'hfd0037f7；
CTRL_data8 = 32'h94be0f06；
CTRL_data9 = 32'h94be0f06；
CTRL_data10 = 32'h80008cd8；
CTRL_data11 = 32'h80009cd8；
CTRL_data12 = 32'h0000007e；

第二个 CDCE62005配置如下：

寄存器
0 EB040320
1 EB040301
2 EB060302
3 EB0E0303
4 EB060314
5 000C0A75
6 80BE03E6
7 BD0037F7
8 20009D98

端口
0 DD
1 FF
2 DF.2
3 F9

转移
Pri 100
秒0
AUX 25.

一些方法
C4 1.
R4 1
C5 1.

FPGA 发送 SPI 的第二个 PLL 数据：

CTRL_Data0 = 32'hEB040320；
CTRL_data1 = 32'hEB040301；
CTRL_data2 = 32'hEB060302；
CTRL_data3 = 32'hEB0E0303；
CTRL_data4 = 32'hEB060314；
CTRL_data5 = 32'h000C0A75；
CTRL_data6 = 32'h80BE03E6；
CTRL_data7 = 32'hBD0037F7；
CTRL_data8 = 32'h84BE03E6；
CTRL_data9 = 32'h84BE03E6；
CTRL_data10 = 32'h20008D98；
CTRL_data11 = 32'h20009D98；
CTRL_data12 = 32'h0000001F；

 此致

Kailyn  

尊敬的 Kailyn：

感谢您提供的信息、我们将进行审查并尽快与您联系。 这是一款旧器件、与我们的现代配置工具不兼容、因此我们需要一些时间来分析它。 如果客户可以提供、我们也可以快速查看电路板原理图和布局。

此致！

Evan Su

尊敬的 Kailyn：

只是对情况的更新、我一直在尝试查看设备配置、但在计算机上安装用于配置 CDCE62005的软件时遇到问题。 我曾尝试手动解码寄存器配置、但花费了太多的时间、我将与我们的软件团队讨论他们可以做什么。 同时、一位同事建议、如果将两个相同的时钟发生器级联在一起、如果将它们的环路滤波器配置为相同或相似、则可能会出现问题。 您知道这里是否出现了这种情况吗？

此致！

Evan Su

尊敬的 Huang：

您能给我们提供一张屏幕截图、或者以文本形式写入警告的内容吗？

此致！

Evan Su

尊敬的 Huang：

感谢您提供的信息。  警告似乎与环路滤波器的稳定性有关。 有时可以忽略这些值、但在本演示中、我们正在研究级联器件的稳定性、因此我们应该对其进行检查。 我会寻找一名在环路滤波器设计方面具有更多经验的团队成员、并且很快会向您更新。

此致！

Evan Su

尊敬的 Huang：

我们应尝试修复这种情况下的警告、以下是建议摘要：

• 调整组件值、直到有关相位裕度、环路带宽和极点的警告得到解决。 例如、该器件的3.2471MHz 环路带宽高于正常值。
• 两个级联器件不应具有相同的环路带宽、以降低尖峰被放大并导致第二个器件不稳定的风险。 第二个器件应具有比第一个器件更大的环路带宽。

请告诉我们这是否有帮助。

此致！

Evan Su

您好、Evan：

当更改 LF 参数时、坏芯片看起来效果很好。 现在 还有另一个问题：

1. 如果芯片的参数是旧的、要改变一下参数并通过测试吗？

2.如果 需要改变参数,  是否需要重新进行所有测试?

您的 建议如何？

此致！

黄锋