• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 378 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214-Q1：如何为 CDCE6214-Q1 OUT_P 和 AMP；OUT_N 通道提供正确的端接

admin
Guru**** 2553450 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1247538/cdce6214-q1-how-to-provide-proper-termination-for-cdce6214-q1-out_p-out_n-channels

器件型号：CDCE6214-Q1

您好、TI 团队、  

由于我是第一次使用时钟 发生器 IC、因此我想到了以下问题。

以下我对 CDCE6214WRGERQ1的提问、您能解释一下吗？

当我看到 CDCE6214WRGERQ1的 EVB 原理图时、我发现 OUTx_P 和 OUTx_N 线路包含一系列 0欧姆电阻器和0.1uf 电容器 已连接。  

   确定它们是否必须在设计中实现。 如果回答是肯定的、我可以知道使用0 Ω 电阻器和0.1 μ F 电容器的原因。

   主要是我想知道的0.1uf 电容的作用。

 2. OUT1_P 和 OUT1_N 可以用作 类似于 LVDS 的/LP-HCSL/ LVCMOS 输出。  

   在 CDCE6214WRGERQ1的 EVB 中、OUT1通道不包含串联电容器、是否 在 EVB 中仅将其配置用于 LVCMOS 用途？ 请确认。

    如果我们要将  OUT1 通道用作 类似 LVDS /类似 LP-HCSL、  那么我们需要像 EVB 中的 OUT2和 OUT4通道那样添加串联电阻器和串联电容器？ 请 确认。

3. 我们能否在 OUT_P 和 OUTN 通道之间使用单个100 Ω 电阻器，或者需要根据 CDCE6214WRGERQ1 EVB 提供分裂端 接(2个49.9 Ω 和0 Ω 接地选项)

   如果答案是分裂端接电阻 (2x 49.9欧姆),我可以知道原因。

4. CDCE6214TWRGETQ1 IC 未使用的 OUT_P 和 OUT_N 通道我们可以保持开路或连接到一个测试点吗?    
   如果答案为"否"、请建议完成未使用的 OUT_P 和 OUT_N 通道的终止过程。  

谢谢。此致、  

Murali Penta.

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Murali：  

    1.用途是对输出信号进行交流耦合。 0hm 电阻器是各种终端的占位符。 例如、对于单端输出、通常可以使用一个33欧姆的电阻器来衰减不需要的反射。 EVM 发货时阻值为0欧姆、可根据需要进行返工。  

    2.正确，OUT1在 EVM 上不包含任何板载端接电阻。 请遵循 DS 中的建议以获得正确的端接。  

    3.是的，单个100欧姆电阻器可以接受。  

    4.未使用的输出应保持悬空。 输出驱动器可单独禁用或通道断电。  

    此致、  

    维森特

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：  

    感谢快速响应。  

    关于第1点和第2点、您能提供 更多信息吗？  

    1.我需要更清楚地说明 OUTx_P 和 OUTx_N 线路中0.1uf 电容的作用。
      并且、当我们将这些输出用作差分通道时、您对串联电阻器的建议值是多少。

    2.请建议将这些组件(串联和并联端接电阻和0.1uf 电容)放置在 PCB 放置位置。

      这些外设应靠近时钟发生器 IC 引脚侧(CDCE6214TWRGETQ1) 或  是否靠近 SOC 引脚侧？ 请确认。

    谢谢。此致、  

    穆拉利·彭塔  

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Murali：  
    1. 0.1 uF 电容器的用途是对输出信号进行交流耦合、从而阻止所有直流内容、仅允许使用交流内容。  

    端接取决于您的接收器。 例如、您的接收器输入也是 LP-HCSL、我们不需要任何 GND 端接。 Rs 的值取决于客户设计。 我建议0欧姆占位元件、以防止未来发生。  

    2.在 clk 生成引脚附近。  

    此致、  

    维森特  

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：  

    我懂了。 非常感谢。  

    谢谢。此致、  

    Murali Penta.