您好！
我使用 LMK03318 IBIS 进行时钟仿真。 我使用一种简单的交流耦合方法将 LMK03318输出连接到我的控制器。 它在控制器侧具有1.2V 偏置 Vcm。
列出的所有详细信息。 差分输出峰峰值摆幅应介于500mV 到900mV 之间。 我认为控制器端的输入在1.2V 直流偏置时也应该是500mV 到900mV。
但控制器侧的仿真结果如下图所示。 差分摆幅为1.4V。 直流偏置不是1.2V。 控制器 IBIS 模型输入设为 LVDS、无100 Ω 内部终端。 但是如果我将输入设置为具有100欧姆内部终端的 LVDS。 差分摆幅为550mV、无1.2V 直流偏置、如第三个图所示。 它仍然不正确。
仿真中有什么问题。 我有什么误解吗？ 如果我弄错了。 我将在 LMK03318和控制器侧看到 LVDS 信号是什么。
此致、
舒
尊敬的 Shu：
很抱歉造成延迟、我在相同端接的情况下运行 IBIS 仿真、可以看到输出达到1.2V 偏置、并且 R3上的峰峰值摆幅约为500mV。 我使用在50 MHz 下运行的1.8V AC-LVDS IBIS 模型。 请注意、在我的仿真中、收敛到正确的偏置点需要大约50微秒、因为交流耦合电容器需要一些时间。
此致、
康纳
