[参考译文] CDCLVP1208：用于创建 quot；输出使能&quot；引脚的未使用输入

admin

Guru**** 2381970 points

Other Parts Discussed in Thread: CDCLVP1208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1277733/cdclvp1208-unused-input-to-create-an-output-enable-pin

器件型号：CDCLVP1208

您好！

我对使用 CDCLVP1208感兴趣、但我的设计需要一个输出使能引脚。由于我只有一个输入、我当时想我可以将输入时钟信号连接到 IN1并使 IN0保持悬空。我会在 IN_SEL 上放置一个下拉电阻器、以使输入多路复用器默认为 IN0。然后、IN_SEL 可以有效地用作高电平有效输出使能引脚、因为如果我在 IN_SEL 上放置1、它会将 IN1连接到输出。当 IN_SEL 驱动为0时、器件将不会有任何输出。

我所描述的设置是否能够有效地为此器件提供一个输出使能引脚？您可以预见到此设置有任何问题吗？

谢谢！

此致、

扎克·金布尔

2 年多前

0 admin 2 年多前

TI__Guru**** 2381970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zach：

是的、这个设置可以用来添加输出使能功能。实际上、我建议下拉 IN0而不是将其保持悬空状态、以确保输出保持在明确定义的低/低状态。这还有助于防止噪声耦合到缓冲器的输入。

此致、

康纳

0 admin 1 年多前

TI__Guru**** 2381970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Connor：

谢谢！

在数据表中提到未使用的输入对可以保持悬空。只是为了确认、可以在没有连接其他任何器件的情况下将它们下拉至接地？仅一个连接到每个引脚的接地电阻器？ 1k 是一个适合该电阻器的大小吗？

此致、

扎克·金布尔

0 admin 1 年多前

TI__Guru**** 2381970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Zach：

我认为当数据表提到输入可以保持悬空时、假设永远不会选择它作为有源输入。大多数情况下、将它们保持悬空很可能是可行的、但我认为在本例中、如果选择该引脚是为了使器件行为尽可能可预测、则最佳做法是将其拉低。我认为、仅在每个引脚上连接一个简单的1K 接地电阻即可正常工作、如果您遇到任何问题、请告诉我。

此致、

康纳

0 admin 1 年多前

TI__Guru**** 2381970 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Connor：

非常感谢您的确认！我会继续尝试、如果有任何问题、请告诉您。

此致、

扎克·金布尔

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCLVP1208：用于创建 quot；输出使能&quot；引脚的未使用输入