Other Parts Discussed in Thread: LMX1204
大家好、
实际上、我正在使用 LMX1204作为我的分布网络的主器件、以进行多器件同步(2个芯片、每个4个 ADC)和 JESD204B。
关于文档 3823. JESD204B 数据转换器的多器件同步.pptx、我想量化本例中 SYSREF 的有效窗口、但无法在数据表中找到 CLKOUT-SYSREFOUT 偏差规格。
相应 SYSREF 之间进行通信。
非常感谢。
-卢西安
尊敬的 Derek Payne：
感谢您的快速回复。
CLKOUT 到 SYSREF (以及 LOGICLK 到 SYSREF)的偏差取决于您是否为 SYSREF 输出使用延迟发生器、在99%的情况下、这意味着如果您使用 LMX1204 SYSREF 分频器或脉冲发生器作为 SYSREF 发生器源。 如果您使用 LMX1204中的 SYSREF 分频器作为发生器源、则可能使用延迟发生器。
是的、确实。 我实际上正在使用 SYSREF 的延迟发生器、生成的 SYSREF 相对于 CLKOUT 具有-123ps 的延迟。
很明显、延迟取决于频率范围、但我预计根据延迟的标称值、会有+- tshift。 我希望在数据表中找到这样的图形：
，并且在标称值上"居中"于 CLKOUT/LOGICLK 信号的下降沿。
确切地说、但我认为标称值与其周围存在不确定性。 你有没有改变这些价值？
这些假设是正确的还是完全脱离背景？
非常感谢。
此致！
在某种意义上、这就是图6-29尝试执行的操作：延迟步长不是完全线性的、因此产生的偏斜是此误差的累积。 图6-29的形状表示不同代码之间的延迟阶跃变化幅度。
当然、这些图是在延迟发生器中通过特定设置给出的... 如果您的设置不同、非线性的幅度将与步长成比例变化。 我记得曾问过一位设计人员这个问题、他们告诉我、图6-29的一般形状在大多数情况下都是相同的、因为步长尺寸中出现非线性的原因在不同步长下仍然相同。 但我们从未在所有设置中全面描述过它的特征、更不用说可以给出±t 就绪型的代表性值了。
对于相同的代码、我有一组相当全面的 SYSREF 到 SYSREF 偏斜值、而静态偏移值显示的固定偏移可能为5ps 到9ps、并且在整个电源电压或温度范围内几乎没有变化(<1ps)。 我还选择了一些随机代码来查看 SYSREF 输出之间跨代码的偏差变化、我看到在较高非线性区域中偏差大约为3ps、在较低非线性区域中偏差小于1ps。
现在、重要的问题仍然是：CLKOUT 和 SYSREF 之间的标称偏差是多少？ 我们回答这个问题最接近的方法是 TICS Pro 中 LMX1204曲线中的近似延迟工具、该工具做出了幼稚的假设(线性步骤、在室温下对一个器件进行的测量等)。 我可以肯定地说、如果您需要-123ps±0.5延迟代码精度、则需要进行每个器件的表征、因为器件之间和输出之间的变化幅度在2-5个代码范围内(更多的是在较小的步长下)。
我不高兴这是我目前能提供的最好的。 我想您在我们的特征覆盖范围中发现了一个重要的缺口、许多人将会关心它。 我无法作出任何承诺、尤其是不能承诺要多快、但我会内部投入、以便有机会专门描述延迟代码、延迟分频器设置、电压/温度以及希望在少数器件之间的 CLKOUT 到 SYSREF 和 LOGICLK 到 SYSREF 偏差变化。
