• State Resolved
  • Locked Locked
  • Replies 10 replies
  • Subscribers 0 subscribers
  • Views 545 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572：中继器模式下 SYSREF 延迟电路的总延迟范围

admin
Guru**** 1693050 points
Other Parts Discussed in Thread: LMX2594, LMX2595, LMX2572, ADC12DJ3200
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1319563/lmx2572-total-delay-range-of-sysref-delay-circuit-in-repeater-mode

器件型号：LMX2572
主题中讨论的其他器件： ADC12DJ3200、LMX2594、LMX2595

尊敬的 TI 团队：

我们正在使用 LMX2572 PLL 为一些快速 TI ADC 计时。

两个 LMX2572位于两个不同的 PCB 上、这些 PCB 提供了输入信号的超低偏斜副本。 这些输入信号在内部首先在每个 PCB 上由一个低速 PLL 进行吸引、这样 SysrefReq 始终在 OSCin 的下降沿发生变化、以便保证在所有条件下都能满足 SysRefReq 引脚的设置/保持时间。

LMX2572处于 SYSCLOCK 重复模式、当前 SYSREF 延迟为0阶跃、配置为在为 ADC12DJ3200计时时合成三种不同的可配置频率2.0、2.5、3.2、或在为 ADC5200RF 计时时合成3.2、4.0或5.0GHz。

ADC12DJ3200采用以下设置 并向其馈送2.0GHz 时钟、  

- f (OSCin)= 50 MHz
- f (SysrefReq)= f (OSCin)/8 = 6.25 MHz

-整数模式(MASH 模式= 0)
- R_DIV = 1
- N_DIV = N'= N / 2 = 40
- include_DIV = 2 (VCO_PHASE_SYNC_EN ="1")
- f (VCO)= 4000 MHz
- f (内插器)= 1000 MHz
- CH_DIV = 2
- OUTA_MUX = CH_DIV
---> RFOutA = 2000 MHz

 按照数据表"表140. SYSREF 延迟步骤"我观察到(至少对我来说)异常行为。 在使用 SYSREF_DIV_PRE = 2的设置下、数据表中描述的延迟步长约为每步5ps。 我一直在想、为什么 LMX2572的值依赖于分频器、而 LMX2954似乎确实具有9ps 的恒定延迟步长、但嘿。

如果步长为一个固定的值(如上面提到的~5ps)、预计在 RefOutA 的一个完整周期内移动 RefOutB (SYSREF)所需的步进数量将会在分别为312,5ps、400ps 或者500ps 的不同周期内有所不同。

但是、当查看  快速示波器上的 RefOutA 和 RefOutB 时、在 RefOutB 上触发、具有三种不同设置3.2/2.5/2.0GHz 的观察结果为：应用不同的  延迟、 在全部三个 RefOutA 速度中、延迟偏移一个 RefOutA 周期(360°)并应用~62步进。

如果所有三个不同频率的步长相同、情况又会怎样呢？

此致

比约恩

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bjoern：  
    我有点困惑、想帮助我理解这里的内容。  
    您的意思是没有看到适当的 SYSREF 步长延迟？  

    但我同意、在完整的 RFoutA 期间将 SYSREF 移位2GHz、2.5GHz 和3.2GHz 所需的步骤数量应该有所不同。 也就是说、三个输出频率需要相同的步长(62步长)？  

    此致、  

    维森特  

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：

    是、

    我将示波器设置为在 RFOutB (Sysref)上触发、并观察 RefOutA 的相移。 因此对于每个 ShiftStep、时钟会相对于触发点"移动"、而在现实中、RefOutB 会相对于时钟移动。

    我的观察结果是、

    - a)对于我的五个 LMX 设置中的三个,我看到一个360°偏移(度参考 RefOutA 时钟)与提到的62step。 这些设置包括"的通道分频器和2的 R 分频器。 其中一种设置如上所述。

    - B)对于我的五个设置中的两个,我看到了一个360°移位与约一半的步数。 33个步长。 这些测试的设置使用 R 分频器1、同时使用直接 VCO 输出(因此通道分频器为1)。

    由于至少使用 LMX2572的延迟电路被记录为根据某个分频器而有所不同、因此可以假设该延迟确实是时钟延迟、而不是一些模拟延迟。 但数据表显示、无论这些步骤的长度是固定的、均不以 F (VCO)或相似度为单位。  

    因此、需要作出澄清并表示欢迎。  

    此致

    比约恩

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bjoern：

    首先、sysref 延迟 取决于  SYSREF_DIV_PRE、LMX2572和 LMX2594就是如此。

    参考频率延迟量也取决于 VCO 频率。  

    如果我的计算正确、我们应该会得到以下延迟时间。 63个步骤、因为每个 JESD_DACx_CTRL 计数器为63。

    在向您发送公式之前、我需要与设计人员确认我的计算结果。 持续关注。

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    感谢调查和保持张贴我.

    SYSREF_DIV_PRE 始终在 OUT 设置中设置为2、因此我们假定延迟步长为~5ps、如 LMX2572数据表中所述。

    我们将使用以下五种不同的设置：

    根据我的测量结果、前两种设置(CH_DIV 和 R-DIV 处于活动状态)会产生360度的移位、步长为~33、而其他三种设置确实会通过上述62个步骤获得完整的360°移位。

    Dean 曾经发布了非常详细的 SYSREF 延迟规格(LMX2594： SYSREF 延迟电路-时钟和计时论坛-时钟和计时- TI E2E 支持论坛)、由于这里没有提到特定的 VCO 频率(除非我错过了该部件)、我更希望它独立于 VCO。 这也将匹配 LMX2594数据表中提到的"静态/固定9ps"步长。 这个大小不仅取决于 SYSREF_DIV_PRE、而且取决于 f (VCO)、这对我来说是一个很大的惊喜。

    此致

    比约恩

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bjoern：

    感谢您进行测量、这会有所帮助、因为目前我还没有很好的示波器可以进行 ps 测量。  

    您的数据与我的计算完全匹配、我对我的计算是正确的更有信心。  

    我没有在 Dean 的报告中看到配置、但可以肯定的是、延迟与 VCO 频率相关、如下面的方框图所示。

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    感谢 分享 您的计算值!

    我想指出，它确实与您的计算相匹配，但从我的角度来看，它仅在#3、#4和#5的情况下是如此。

    在第1和第2种情况下、我无法测量计算出的63个步长、但只能测量一半的步长。 (~33步)所以在这些情况下,步进分辨率似乎只有一半,这是相当大的差异。

    如果有办法计算 f (VCO)的变化、为什么数据表或数据表中没有提到这一点、因为我怀疑 LMX2594和 LMX2595也是如此、或者不是这样 ？

    从当前的 LMX2594/LMX2595数据表中、我假设这是步长为~9ps 的完全固定值、因为与94/95 数据表中的 LMX2572相比、即使是 SYSREV_DIV_PRE、也没有记录延迟/步长变化。

    方框图确实指明了"某种程度"与"时钟"之间的关系、但根据我的理解-如果我错了、请更正我-重新计时、可能还有延迟部分不仅 接收 一个频率 f (内插)、 但也至少有 f (RFoutA)和我怀疑还有 f (OSCin)用于启用类别2同步。  

    此致

    比约恩

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Bjoern,

    在1号和2号情况下、fout 时钟周期分别为200ps 和250ps。 延迟计数器的63步长 可以产生400ps 和500ps 延迟、这等于720度。 换句话说、我们只需要31.5个步长(=63/2)即可实现360度的延迟。

    同样的 SYNC 和 sysref 方框图适用于 LMX2572和 LMX2594。

    在获得设计团队的确认后、我们将更新数据表。  

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    哦是的,当然#1和#2可以涵盖两个时期,因此~32步骤是足够的 ...  

    因此、我假设此 f (VCO)相关步进大小对 LMX2572的较大兄弟也有效、例如 LMX2594和 LMX2595、如果碰巧适用相同的原理、则应在其各自的数据表和恕我直言。

    当您浏览该文档时、您也许还可以查看几年前发表的我的一篇较旧文章、在该文章中、数据表 TICSpro 之间也存在差异： https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/962680/webench-tools-lmx2572-tics-pro-bug-at-lmx2572-wrong-post-sr-divider-input-frequency-range/3556814

    据我所知、 由于 LMX2572数据表尚未进行新修订、因此该修订尚未修复、仍提到400至2300 MHz 的错误" SR 后分频器"范围。

    此致

    比约恩

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bjoern：

    我们并未忘记更新数据表、但进行更改的流程并不简单、我的策略是一次性修复所有错误、而不是经常更新数据表。 我已经收集了足够的更改、今年我将请求进行数据表更新。  

    在 LMX2572产品文件夹中、点击铃铛和注册、当新的数据表发布时您将收到通知。

  • 0
    TI__Guru**** 1693050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    sysref 图和方程时忘记进行了附加。

    下面显示了 LMX2572和 LMX2594/95的方框图和方程式相同。