请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题中讨论的其他器件：LMK04828大家好、我正在尝试为 RFSOC 4x2设计一个时钟文件(TICS Pro 双环中的 LMK04828或 LMK04828B)、用于 VCO1/时钟分配频率3000MHz (范围符合 TICS 手册2920 - 3080 MHz)。 我正在使用 TICS Pro 软件设计.tcs 文件、并以.txt 格式将十六进制寄存器文件导出到 FPGA、并且 PLL1未锁定。 我在此处附加了一个.tcs 文件。 首先、在默认时钟文件中、两个 PLL 都与 ADC 和 DAC 一起锁定、并且所有四个 LED 都亮起。
相比之下、当尝试设计一个时钟文件时、CLK 输入为1 100MHz LVDS、无外部参考 Ce2e.ti.com/.../bishnu_5F00_LMK04828B_5F00_rfsoc4x2default_5F00_try.tcslk、具有 RFSoC 时钟方案中的160MHz VCX0。
