请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04832 您好！
我正在设计一个具有十四个数据卡和一个时钟卡的机箱系统。 每个数据卡包含七个 JEDS204b 器件。 所有14x7=98个器件都必须根据 JESD204子类1进行同步。
时钟卡配备有3GHz CLK 发生器和触发 SYNC 信号的控制器。
我的初始概念是在时钟卡上利用三个 LMK04832 (构建时钟树)来生成十四个 CLK 和 SYSREF 对。 第一个 LMK 接收 SYNC 信号并生成两个 CLK 和 SYSREF 对、然后这些对连接到两个在分配模式下运行的 LMK (CLKin0用于通过 LMK 分配 SYSREF 信号)。 时钟卡生成14个 CLK 和 SYSREF 对、分布到14个数据卡。 每个数据卡包含一个在分配模式下运行的 LMK。
但是、此设计中的一个潜在漏洞是分配模式下运行的每个 LMK 的 CLK 和 SYSREF 输入的设置/保持。
我想知道是否可以通过存储器映射读回接口上的设置/保持裕量来确定 SYSREF 信号相对于 CLK 信号的位置。 在分配模式中、SYSREF 由 CLK 重新计时。
或者、您也许还知道如何使用 另一个 IC 来实现它？
