This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1332666/lmk1d2102-input-slew-rate
您好、团队成员：
差分时钟输入的输入转换率是多少？ 我只能找到单端输入的压摆率要求、即0.05V/ns (最小值)。
相对于输入时钟压摆率数据、是否有任何抖动性能？ 我相信抖动性能会受到输入转换率的影响。
此致、 桑原启
敬启
我会仔细研究这件事、并在一周结束前与您联系。
此致、
将会
差分压摆率最小值应为单端速率的两倍、即1V/ns。 尽管该特定的数据表中没有提到压摆率对抖动的影响、但一般而言是的、较高的压摆率会产生更好的抖动。 例如、数据表抖动数是使用1.5V/ns 信号获取的。
尊敬的 William-san：
感谢您的回答！
我的 客户想了解其输入时钟条件下的相位噪声性能。
是否可以在您的实验室进行测试、并在以下条件下测量相位噪声/抖动性能？
我应该能够在一周结束之前对其进行测试。
压摆率是 LMK1D2102相位噪声性能的一个因素。 确定输出相位噪声时最重要的因素是输入信号本身。 由于我没有您的确切输入源、因此无法准确预测特定失调电压下的输出相位噪声。
我在实验室中使用 LMKDB1212进行了快速测试、该模块应具有类似的性能。
输入- 5dBm 245.76MHz - 19.698 (12kHz - 20MHz)- 相位噪声@ 100kHz - 158.5dBc/Hz
输出- 54.082 (12kHz - 20MHz)- 相位噪声@ 100kHz - 152.1dBc/Hz
这里的附加抖动为@ 50fs、在这个特定测试中、在100kHz 偏移时、相位噪声增加了~6 dbc/Hz。 同样、要确定在100kHz 时实际增加的相位噪声、您需要使用您的特定输入信号测试 LMK1D2102。
感谢您在实验室进行测试。 您是否以0.5V/ns 压摆率对输入信号进行了测试？
正弦波的压摆率将由峰值电压电平(从功率电平推导得出)和频率得出。 正弦波 压摆率 = 2 π f V 。假设我使用了5dB 的功率级别和 245.76MHz 频率、它应该具有相同的压摆率。 但是、这个测试仍然不代表您的 目标相位噪声、这是因为输入甚至不是-160dBc/Hz 的值、并且为了获得准确的结果、您需要使用您的特定输入测试 LMK1D2102。
非常感谢您的测量！
