[参考译文] LMK03328：抖动消除模式

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1343014/lmk03328-jitter-cleaning-mode

您好！

在我的应用程序中、我有一个大约为70MHz 的时钟。 该时钟具有显著 抖动。 我需要将此时钟加倍、并尽可能地对抖动进行滤波。

但是、我需要对 LMK03328进行配置、以实现最佳的清除抖动。

我是在开发套件 LMK03328EVM 上进行原型设计的。

借助 TI PLLatinum Sim、我曾尝试将环路带宽设置为最小值- LMK03328在其数据表中通告低至200Hz -但我无法将该值设置为低于1kHz。

我已将 KPD 设置为其最小值0.4mA、

我已将 PLL1_CLSD 等待[1：0]设置为0x3

我已将 PLL1_LOOP BW 设置为1

是否还有其他注意点？ TI PLLatinum 是否考虑"PLL1_LOOP BW = 1"？

感谢您的支持！