大家好！！
我正在使用 LMX2594并想要使用 SYNC 模式。
我已将 PLL 设置为以下 pic
有一个问题我想解决。
当我设置分数模式、即 PLL 的输出不是 Fosc 的倍数时、
(例如 Fosc：100 MHz，输出：4050Mhz)
PLL 的输出似乎有一个小数杂散、如下所示：
如果我使用整数模式、PLL 的输出是 fosc 的残割方式、则不会发生这种情况。
(例如 Fosc：100 MHz，输出：4000Mhz)
它看起来非常干净、如下所示。
只有在同步模式下才会出现此问题。 (当 VCO_VCO= Phase_Sync 1时)
有人知道这个问题或如何解决？
谢谢
您好 Kyungchan：
由于 VCO 频率、在第一个配置中会出现整数边界杂散。
通常、您需要稍微改变相位检测器频率以缓解此问题。
请注意、您可以使用 PLLatinumSim 估算杂散、相位噪声等。
您是否有频率规划？ 如果是、您能否提供、以便我可以更好地为您提供帮助？
此致、
维森特
尊敬的 Kyungchan：
首先、不要使用最新的 TICS Pro、因为 IncludedDivider 值应为4而不是6。 请使用最新版本。
4150MHz 实际上是一个整数通道、即 PLL_NUM = 0。 遗憾的是、启用相位同步后、IncludedDivider 使它成为分数通道。 因此、您具有小数杂散、我认为您希望使用更大的 PLL_DEN 来随机化杂散。 是的、较大的 PLL_DUN 会随机化杂散、因此、相位噪声会变得最差。
我在实验中检查了这一点、我认为最佳配置是使用较小的电荷泵电流和较小的 PLL_DEN。
在以下配置中、电荷泵电流为3mA、FPD = 50MHz、
我可以获得-70dBc 的杂散。
相位噪声还不错。
凭借3mA 电荷泵电流、您可能需要重新设计环路滤波器。 下面我们举例说明。
